不揮発性半導体記憶装置、及びその製造方法

発明者： , , , , , ,
出願人/特許権者：
代理人 (2件)：伊丹勝 , 田村和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2008-068426
公開番号（公開出願番号）：特開2009-224612
出願日： 2008年03月17日
公開日（公表日）： 2009年10月01日
要約：

【課題】安価に高集積化された不揮発性半導体記憶装置、及び製造方法を提供する。【解決手段】不揮発性半導体記憶装置は、半導体基板Baに対して垂直方向に延びるメモリ柱状半導体層34と、メモリ柱状半導体層34と絶縁層を挟み形成された第1〜第4ワード線導電層32a〜32dと、メモリ柱状半導体層34の上面に接して形成されたドレイン側柱状半導体層47と、ドレイン側柱状半導体層47からゲート絶縁層46を介して形成されてロウ方向に延びるドレイン側導電層42とを備える。第1〜第4ワード線導電層32a〜32dのロウ方向の端部は、階段状に形成されている。ドレイン側ゲート導電層42の全体は、第4ワード線導電層32dの直上の領域90に形成されている。第1〜第4ワード線導電層32a〜32d及びドレイン側導電層42は、それらに亘って連続して形成された保護絶縁層35にて覆われている。【選択図】図5

請求項（抜粋）：

電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスを有する不揮発性半導体記憶装置であって、前記メモリストリングスは、基板に対して垂直方向に延びる第1の柱状半導体層と、当該第1の柱状半導体層と共に絶縁層を挟むように形成され且つ電荷を蓄積する電荷蓄積層と、当該電荷蓄積層と共に絶縁層を挟むように形成され且つ2次元的に広がって形成された複数の第1の導電層と、前記第1の柱状半導体層の上面に接して形成され且つ前記基板に対して垂直方向に延びる第2の柱状半導体層と、当該第2の柱状半導体層と共に絶縁層を挟むように形成され且つ前記垂直方向と直交する第1方向に延びるストライプ状に形成された第2の導電層とを備え、複数の前記第1の導電層の前記第1方向の端部は、階段状に形成され、前記第2の導電層の全体は、最上層の前記第1の導電層の直上の領域内に形成され、複数の前記第1の導電層、及び前記第2の導電層は、当該複数の前記第1の導電層及び前記第2の導電層に亘って連続して形成された保護絶縁層にて覆われていることを特徴とする不揮発性半導体記憶装置。

IPC (5件)：

H01L 21/824 , H01L 27/115 , H01L 29/788 , H01L 29/792 , H01L 27/10

FI (3件)：

H01L27/10 434 , H01L29/78 371 , H01L27/10 481

Fターム (41件)：

5F083EP18 , 5F083EP22 , 5F083EP33 , 5F083EP34 , 5F083EP61 , 5F083EP76 , 5F083ER23 , 5F083GA10 , 5F083GA27 , 5F083GA28 , 5F083JA33 , 5F083JA39 , 5F083JA40 , 5F083JA56 , 5F083KA01 , 5F083KA05 , 5F083KA20 , 5F083LA11 , 5F083LA12 , 5F083LA16 , 5F083MA05 , 5F083MA06 , 5F083MA16 , 5F083NA01 , 5F083PR40 , 5F083ZA04 , 5F101BA45 , 5F101BB02 , 5F101BD05 , 5F101BD10 , 5F101BD16 , 5F101BD22 , 5F101BD30 , 5F101BD32 , 5F101BD34 , 5F101BD35 , 5F101BE01 , 5F101BE02 , 5F101BE05 , 5F101BE07 , 5F101BH23

引用特許：

出願人引用 (3件)

不揮発性半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願2006-086674 出願人：株式会社東芝
米国特許第5599724号
米国特許第5707885号

前のページに戻る