特許
J-GLOBAL ID：200903071709610422

不揮発性半導体記憶装置及びその製造方法

発明者：
鬼頭 傑

鬼頭 傑 について

, 
青地 英明

青地 英明 について

, 
勝又 竜太

勝又 竜太 について

, 
仁田山 晃寛

仁田山 晃寛 について

, 
木藤 大

木藤 大 について

, 
田中 啓安

田中 啓安 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 特許業務法人高橋・林アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2006-086674
公開番号（公開出願番号）：特開2007-266143
出願日： 2006年03月27日
公開日（公表日）： 2007年10月11日
要約：
【課題】メモリセルを3次元に積層した新規な構造を有し、チップ面積を縮小することのできる不揮発性半導体記憶装置を提供すること。【解決手段】本発明の不揮発性半導体記憶装置は、電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスを有する不揮発性半導体記憶装置であって、前記メモリストリングスは、柱状半導体と、前記柱状半導体の周りに形成された第1の絶縁膜と、前記第1の絶縁膜の周りに形成された電荷蓄積層と、前記電荷蓄積層の周りに形成された第2の絶縁膜と、前記第2の絶縁膜の周りに形成された第1乃至第nの電極(nは2以上の自然数)とを有しており、前記メモリストリングスの前記第1乃至第nの電極と、別の前記メモリストリングスの前記第1乃至第nの電極とは、それぞれ、2次元的に広がる第1乃至第nの導電体層であることを特徴している。【選択図】図1
請求項（抜粋）：
電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスを有する不揮発性半導体記憶装置であって、 前記メモリストリングスは、柱状半導体と、前記柱状半導体の周りに形成された第1の絶縁膜と、前記第1の絶縁膜の周りに形成された電荷蓄積層と、前記電荷蓄積層の周りに形成された第2の絶縁膜と、前記第2の絶縁膜の周りに形成された第1乃至第nの電極(nは2以上の自然数)とを有しており、 前記メモリストリングスの前記第1乃至第nの電極と、別の前記メモリストリングスの前記第1乃至第nの電極とは、それぞれ、2次元的に広がる第1乃至第nの導電体層であることを特徴とする不揮発性半導体記憶装置。
IPC (5件)：
H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/10
FI (3件)：
H01L27/10 434 ,  H01L29/78 371 ,  H01L27/10 481
Fターム (42件)：
5F083EP02 ,  5F083EP17 ,  5F083EP18 ,  5F083EP22 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083ER05 ,  5F083ER19 ,  5F083ER23 ,  5F083GA10 ,  5F083JA04 ,  5F083JA19 ,  5F083JA33 ,  5F083JA35 ,  5F083JA36 ,  5F083JA39 ,  5F083JA56 ,  5F083MA06 ,  5F083MA16 ,  5F083NA01 ,  5F083PR03 ,  5F083PR05 ,  5F083PR06 ,  5F083PR41 ,  5F083ZA19 ,  5F101BA01 ,  5F101BA45 ,  5F101BA54 ,  5F101BB02 ,  5F101BC02 ,  5F101BD16 ,  5F101BD22 ,  5F101BD30 ,  5F101BD34 ,  5F101BD35 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BH14 ,  5F101BH15 ,  5F101BH21
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM