特許

J-GLOBAL ID：200903074398840266

半導体装置の製造方法

発明者： 大岡 宰
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-224316
公開番号（公開出願番号）：特開平7-078986
出願日： 1993年09月09日
公開日（公表日）： 1995年03月20日
要約：

【要約】【目的】パワー・トランジスタと周辺回路とが同一チップで形成される簡単な複合基板の形成方法と素子分離領域の形成方法とを提供する。【構成】第1のシリコン基板101の表面に所定膜厚の酸化シリコン膜102を形成し、第2のシリコン基板103を接合接着する。この第2のシリコン基板を研磨して、所定膜厚のシリコン層103aを形成する。第1の領域153の所要部分の上記シリコン層103aおよび酸化シリコ膜102を除去し、ゲート酸化膜112a,酸化シリコン膜102a,シリコン層103a,103bを残置させる。

請求項（抜粋）：

パワー・トランジスタが形成される第1の領域を含んだ第1導電型の平滑な主表面を有する第1のシリコン基板の表面に、熱酸化による所定の膜厚の酸化シリコン膜を形成する工程と、前記第1のシリコン基板の前記主表面と、平滑な主表面を有する第1導電型の第2のシリコン基板の該主表面とを接着する工程と、前記第2のシリコン基板を他表面から研磨して、周辺回路を構成する複数のトランジスタが形成される第2の領域を含む所定の膜厚のシリコン層を形成する工程と、前記第1の領域上の所要部分の前記シリコン層並びに前記酸化シリコン膜を除去する工程と、前記第1の領域にパワー・トランジスタを形成し、前記第2の領域に周辺回路を構成する複数のトランジスタを形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 29/78 ,  H01L 21/762 ,  H01L 27/12 ,  H01L 29/786 ,  H01L 21/336

FI (4件)：

H01L 29/78 321 C ,  H01L 21/76 D ,  H01L 29/78 311 C ,  H01L 29/78 321 Y

引用特許：

審査官引用 (4件)

• 特開平3-034347
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平3-170872   出願人：三菱電機株式会社
• 特開平2-249263
  
• 特開昭61-059852