特許
J-GLOBAL ID：200903074438394043

キャラクタ表示制御回路

発明者：
新藤 博康

新藤 博康 について

, 
古川 利一

古川 利一 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-043134
公開番号（公開出願番号）：特開平10-240222
出願日： 1997年02月27日
公開日（公表日）： 1998年09月11日
要約：
【要約】【課題】 文字などのキャラクタ表示を効率的に行う。【解決手段】 文字などのキャラクタパターンは、キャラクタROM17にビットマップ形式で記憶されている。ここで、このキャラクタROM17は、各キャラクタパターンに対しビットマップを2枚有しているものと通常の1枚のものとを有している。モード信号MODEがHの時は、読み出しアドレスのMSBの切り替えによりキャラクタROM17の2枚のビットマップから並列して読み出したキャラクタデータをシフトレジスタ18a、18bに記憶する。そこで、この1ドット2ビットのデータを利用してグラフィックな表示が行える。一方、モード信号MODEがLの時は、加減算回路34における-1、+1、±0の順次の加算により、連続する3行のデータを読み出し、シフトレジスタ18a、18b、18cに記憶することができる。そこで、これらデータを利用して縁取り処理が行える。
請求項（抜粋）：
キャラクタパターンに対応した少なくとも2枚のビットマップを含むキャラクタパターン記憶部と、このキャラクタパターン記憶部の少なくとも2枚のビットマップから並列して読み出す第1のモードと、キャラクタパターン部の1枚のビットマップから複数行並列して読み出す第2のモードとのいずれかのモードでキャラクタパターン記憶部からキャラクタパターンを読み出す読み出し手段と、読み出し手段のモードに応じ、少なくとも2枚のビットマップから読み出されたキャラクタパターン及び1枚のビットマップから読み出された複数行のキャラクタパターンのいずれかを一時記憶し、順次出力する複数のシフトレジスタと、この複数のシフトレジスタから並列出力されるデータに基づき、表示用データを出力する出力制御回路と、を有することを特徴とするキャラクタ表示制御回路。
IPC (5件)：
G09G 5/24 620 ,  G09G 5/24 630 ,  G09G 5/24 650 ,  G09G 5/30 610 ,  H04N 5/445
FI (5件)：
G09G 5/24 620 Z ,  G09G 5/24 630 B ,  G09G 5/24 650 T ,  G09G 5/30 610 C ,  H04N 5/445 Z
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM