特許
J-GLOBAL ID：200903074514178932
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-181840
公開番号（公開出願番号）：特開2000-020390
出願日： 1998年06月29日
公開日（公表日）： 2000年01月21日
要約：
【要約】【課題】 半導体記憶装置へのデータの書き込み読み出しを、その記憶容量によらず高速に行うことを目的とする。【解決手段】 データ書き込み時は、第1〜第3の書き込みデータ用ラッチ111〜113は、入出力部100からの書き込みデータD1を順次転送し、第1〜第3の制御部151〜153は転送されたデータを第1〜第3のメモリブロック121〜123のうちの1つに書き込むよう制御する。データ読み出し時は、第1〜第3の制御部151〜153は、第1〜第3のメモリブロック121〜123のうちの1つからデータを読み出し、第1、第2の選択部141、142の選択性を切り換え、読み出しされたデータは第1〜第3の読み出しデータ用ラッチ131〜133によりパイプライン動作によって入出力部100に順次転送される。以上の動作により、半導体記憶装置へのデータの書き込み読み出しが行われる。
請求項（抜粋）：
縦続接続されたM(Mは2以上の自然数)個のメモリモジュールを備え、第M番目に位置する第Mのメモリモジュールは、入力された第M-1の書き込みデータをラッチして第Mの書き込みデータとして出力する第Mの書き込みデータ用ラッチと、前記第Mの書き込みデータを格納する第Mのメモリブロックと、前記第Mのメモリブロックから読み出したデータをラッチして第M-1のパイプラインデータとして出力する第Mの読み出しデータ用ラッチとから構成され、第N(NはMより小さい自然数)番目に位置する第Nのメモリモジュールは、入力された第N-1の書き込みデータをラッチして第Nの書き込みデータとして出力する第Nの書き込みデータ用ラッチと、前記第Nの書き込みデータを格納する第Nのメモリブロックと、前記第Nのメモリブロックから読み出したデータと入力した第Nのパイプラインデータとの一方を選択する第Nの選択手段と、前記第Nの選択手段の出力をラッチして第N-1のパイプラインデータとして出力する第Nの読み出しデータ用ラッチとから構成され、前記第M、第Nのメモリブロック、前記第M、第Nの選択手段を制御することにより、指定した前記第M、第Nのメモリモジュールにデータの書き込み読み出しを行うことを特徴とする半導体記憶装置。
Fターム (6件)：
5B060AA02
, 5B060AA20
, 5B060AC11
, 5B060CA05
, 5B060CA11
, 5B060MM01
