特許
J-GLOBAL ID：200903074756998055
イメージセンサ
発明者：
出願人/特許権者：
代理人 (1件)：
稲本 義雄
公報種別：公開公報
出願番号（国際出願番号）：特願2007-132096
公開番号（公開出願番号）：特開2008-288903
出願日： 2007年05月17日
公開日（公表日）： 2008年11月27日
要約：
【課題】簡単な構成で、良質な画像を得ることができるようにする。【解決手段】垂直選択デコーダ223は、センサコントローラ241の制御に基づいて、画素アレイ221の各画素のうち、画素の信号を読み出すべき行の画素を特定するアドレス信号、画素のシャッタ動作を行うべき行の画素を特定するアドレス信号を生成して垂直駆動回路222に供給する。ラッチ回路224は、1H期間内の読み出し行に対応する4つの電子シャッタ行のアドレス信号を保持するようになされている。ラッチ回路225は、1H期間内の読み出し行のアドレス信号を保持するようになされている。垂直駆動回路222から、1つの読み出し行に対するSEL信号、TR信号、およびRST信号と、4つの電子シャッタ行に対するTR信号、およびRST信号とが、同じ水平走査期間内に、画素アレイ221に供給される。【選択図】図6
請求項（抜粋）：
所定の行数および列数で画素アレイに配置された複数の画素のそれぞれを特定するアドレスとともに制御信号を供給することで、前記アドレスに対応する画素に対する電子シャッタ動作、または前記アドレスに対応する画素の画素信号の読み出しを行うイメージセンサであって、
前記画素アレイに配置された画素のうち、1水平期間内に電子シャッタ動作を行うべき画素の行を特定するシャッタ行アドレス、および同一の1水平期間内に画素信号の読み出しを行うべき画素の行を特定する読み出し行アドレスを生成するアドレス生成手段と、
前記アドレス生成手段により生成された前記シャッタ行アドレスを記憶する第1の記憶手段と、
前記アドレス生成手段により生成された前記読み出し行アドレスを記憶する第2の記憶手段とを備え、
前記アドレス生成手段は、
1水平期間内において前記読み出し行のセレクトパルスがオンである有効期間内に、前記読み出し行に対応する前記シャッタ行アドレスを生成する
イメージセンサ。
IPC (1件)：
FI (2件)：
H04N5/335 P
, H04N5/335 E
5C024CX54
, 5C024GX03
, 5C024GY21
, 5C024GY31
, 5C024HX55
, 5C024JX44
