特許

J-GLOBAL ID：200903074765247526

デバイス作製プロセス

発明者： チョーン-ピン チャン ,  チェン-シン パイ
出願人/特許権者： ルーセント テクノロジーズ インコーポレーテッド
代理人 (1件)： 岡部 正夫 (外11名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-216354
公開番号（公開出願番号）：特開平11-097523
出願日： 1998年07月31日
公開日（公表日）： 1999年04月09日
要約：

【要約】【課題】 本発明は浅い溝分離を用いるデバイス作製プロセスである。【解決手段】 本発明のプロセスは、シリコン基板上に、たとえばシリコン窒化物の酸化障壁領域を形成する工程、酸化障壁領域及びシリコン上に堆積させた任意の下の領域中に、開孔を形成する工程、開孔においてシリコン基板中に溝を形成する工程、溝中に二酸化シリコンのような誘電体材料を堆積させる工程、典型的な場合、溝二酸化シリコンを平坦化する工程及びその後酸化工程を行う工程を含む。酸化工程により、層でなければ溝二酸化シリコンがパッド酸化物に会う領域におけるシリコンの鋭い角が、丸くなる。本発明により、漏れ電流の原因となる鋭い角が減少するか除かれる。

請求項（抜粋）：

シリコン基板上に酸化障壁領域を形成する工程;酸化障壁領域及びシリコン基板上に堆積させた任意の下の領域中に、開孔を形成する工程;開孔において、シリコン基板中に溝を形成する工程;溝中に誘電体材料を堆積させる工程;及び堆積工程に続いて酸化を行い、酸化により、溝誘電体材料がシリコン上に直接堆積させた領域に会う領域で、シリコン基板の角に丸みを与える工程を含むデバイス作製プロセス。

IPC (2件)：

H01L 21/76 ,  H01L 21/316

FI (3件)：

H01L 21/76 L ,  H01L 21/76 N ,  H01L 21/94 A

引用特許：

審査官引用 (3件)

• 半導体装置の製法
  公報種別：公開公報   出願番号：特願平3-205896   出願人：ソニー株式会社
• 特開昭63-002371
  
• 特開昭63-002371