特許
J-GLOBAL ID:200903074808573490

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-063221
公開番号(公開出願番号):特開平10-261703
出願日: 1997年03月17日
公開日(公表日): 1998年09月29日
要約:
【要約】【課題】 分離領域の素子領域への食い込みを抑制し、電界効果トランジスタの電気的特性の劣化を防止することが可能な素子分離構造を備えた半導体装置を提供する。【解決手段】 分離絶縁体はシリコン基板1より上側に配置された上部絶縁体4,7と、シリコン基板1より下側に配置された下部絶縁体6,7とを含む。下部絶縁体6,7の幅は上部絶縁体4,7の幅よりも小さい。下部絶縁体は、シリコン基板1に形成された溝5の側壁と底壁に沿って形成された熱酸化膜6と、熱酸化膜6の上に形成され、溝5を充填するシリコン酸化膜7とを含む。熱酸化膜6の幅は側壁絶縁膜4の幅よりも小さい。
請求項(抜粋):
主表面を有する半導体基板と、前記半導体基板に形成され、能動素子の間を分離する分離絶縁体とを備え、前記分離絶縁体は、前記半導体基板の主表面より上側に配置された上部絶縁体と、前記上部絶縁体に接続し、前記半導体基板の主表面より下側に配置された下部絶縁体とを含み、前記下部絶縁体の幅は、前記上部絶縁体の幅よりも小さい、半導体装置。
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る