半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-150362
公開番号（公開出願番号）：特開平9-008645
出願日： 1995年06月16日
公開日（公表日）： 1997年01月10日
要約：

【要約】【目的】スタンバイ状態でリーチ電圧が高く、かつ、リーク電流が少なく、アクティブ状態でしきい値電圧がより低く、低電源電圧で高速動作が可能な半導体装置を提供する。【構成】 CMOS回路100においては、スタンバイ状態ではPMOS101の基板にVccレベル、NMOS103の基板にVssレベルが供給され、Vbs(PMOS)=Vbs(NMOS)=0Vとなる。アクティブ状態では、PMOS101の基板およびNMOS103の基板にソース-基板間のp-n接合部にそれぞれ-Vbs(PMOS)=Vcc-Veq1<ΦBuild,Vps(NMOS)=Veq2-Vss<ΦBuildとなるようなVeq1およびVeq2が供給され、しきい値電圧はスタンバイ状態によりも低くなる。このときp-n接合部にかかる順バイアスによるリーク電流は極めて小さく無視できる。

請求項（抜粋）：

スタンバイ状態とアクティブ状態とを有するPチャネルMOSトランジスタと、スタンバイ状態とアクティブ状態とを有するNチャネルMOSトランジスタと、前記PチャネルMOSトランジスタがスタンバイ状態であるとき、前記PチャネルMOSトランジスタの基板に前記PチャネルMOSトランジスタのソース電極の電位を基準にして0または正の電位を供給する第1の電位供給手段と、前記PチャネルMOSトランジスタがアクティブ状態であるとき、前記PチャネルMOSトランジスタの基板に前記PチャネルMOSトランジスタのソース電極の電位を基準にして絶対値がビルトインポテンシャル以下の負の電位を供給する第2の電位供給手段と、前記NチャネルMOSトランジスタがスタンバイ状態であるとき、前記NチャネルMOSトランジスタの基板に前記NチャネルMOSトランジスタのソース電極の電位を基準にて0または負の電位を供給する第3の電位供給手段と、前記NチャネルMOSトランジスタがアクティブ状態であるとき、前記NチャネルMOSトランジスタの基板に前記NチャネルMOSトランジスタのソース電極の電位を基準にして絶対値がビルトインポテンシャル以下の正の電位を供給する第4の電位供給手段とを含む半導体装置。

IPC (7件)：

H03K 19/094 , H01L 27/04 , H01L 21/822 , H01L 21/8238 , H01L 27/092 , H03K 19/0175 , H03K 19/0948

FI (5件)：

H03K 19/094 C , H01L 27/04 D , H01L 27/08 321 B , H03K 19/00 101 F , H03K 19/094 B

引用特許：

出願人引用 (3件)

半導体集積回路
公報種別：公開公報出願番号：特願平5-075913 出願人：日本電気株式会社
半導体装置
公報種別：公開公報出願番号：特願平5-284638 出願人：富士通株式会社
特開昭63-179576

審査官引用 (3件)

半導体集積回路
公報種別：公開公報出願番号：特願平5-075913 出願人：日本電気株式会社
半導体装置
公報種別：公開公報出願番号：特願平5-284638 出願人：富士通株式会社
特開昭63-179576

前のページに戻る