特許

J-GLOBAL ID：200903074850682169

情報処理装置

発明者： 鵜塚 良典 ,  森田 義裕 ,  花田 浩二 ,  村上 肇 ,  増田 泰志
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2000-246007
公開番号（公開出願番号）：特開2002-057419
出願日： 2000年08月14日
公開日（公表日）： 2002年02月22日
要約：

【要約】【課題】 本発明は二つのバックパネルに情報処理を行う半導体素子が実装してある複数のマザーボードがコネクタ接続している構成の情報処理装置において、情報の処理の高速化を実現することを課題とする。【解決手段】 水平の姿勢で縦に並んでいる複数のクロスバーボードユニット60と、このクロスバーボードユニットの両側の縁にコネクタ接続してある第1及び第2のバックパネル70、80と、夫々情報処理を行う半導体素子が実装してあり、垂直の姿勢で、第1及び第2のバックパネルにコネクタによって接続してある複数のマザーボード51とを有する。各クロスバーボードユニットは、スイッチング素子が実装してあり、且つ縁に沿ってコネクタが複数実装してあり、スイッチング素子と各コネクタとを結ぶ配線パターンが長さが等しいように形成してある。

請求項（抜粋）：

複数のバックパネルが、信号を制御するためのスイッチング素子が実装されているクロスバーボードユニットの異なる縁に、コネクタによって接続してあり、前記複数のバックパネルの夫々に、情報処理を行う半導体素子が実装されているマザーボードが、コネクタによって接続してある構成としたことを特徴とした情報処理装置。

IPC (6件)：

H05K 1/02 ,  G06F 1/18 ,  G06F 15/16 640 ,  H01R 12/06 ,  H05K 1/14 ,  H05K 7/14

FI (7件)：

H05K 1/02 J ,  G06F 15/16 640 Z ,  H05K 1/14 H ,  H05K 7/14 W ,  H05K 7/14 N ,  G06F 1/00 320 F ,  H01R 9/09 C

Fターム (27件)：

5B045BB11 ,  5B045BB16 ,  5B045KK06 ,  5E077BB05 ,  5E077BB23 ,  5E077BB33 ,  5E077CC01 ,  5E077CC10 ,  5E077CC15 ,  5E077CC22 ,  5E077CC26 ,  5E077DD01 ,  5E077DD12 ,  5E077FF11 ,  5E077JJ15 ,  5E338AA00 ,  5E338BB75 ,  5E338CC01 ,  5E338CD12 ,  5E338EE11 ,  5E344AA08 ,  5E344BB06 ,  5E344CD18 ,  5E344EE06 ,  5E348AA38 ,  5E348EE29 ,  5E348EF16

引用特許：

審査官引用 (2件)

• プリント配線板実装構造
  公報種別：公開公報   出願番号：特願平10-119021   出願人：富士通株式会社
• カードエッジコネクタ
  公報種別：公開公報   出願番号：特願平6-134129   出願人：日本航空電子工業株式会社, 日本電気株式会社