特許
J-GLOBAL ID：200903074906271183
ユニ・トランジスタランダムアクセスメモリ装置及びそれの制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-028823
公開番号（公開出願番号）：特開2003-242776
出願日： 2003年02月05日
公開日（公表日）： 2003年08月29日
要約：
【要約】【課題】 ユニ・トランジスタランダムアクセスメモリ装置及びそれの制御方法を提供する。【解決手段】 本発明のSRAM装置は二つのDRAMセルで構成される少なくとも一つのツインセルを含み、前記ツインセルには第1及び第2ビットラインが連結されている。前記第1及び第2ビットラインは読み出し/書き込み/リフレッシュ動作が実行される前後に感知増幅器を通じてアレイ用電源電圧にプリチャージされる。
請求項（抜粋）：
スタティックランダムアクセスメモリ装置の動作を制御する方法において、第1セルトラジスタに連結された第1ビットラインと第2セルトランジスタに連結された第2ビットラインを第1電圧に充電する段階と、前記第1セルトランジスタと前記第2セルトランジスタに共通連結されたワードラインを活性化させる段階と、前記第1ビットライン上の電圧と前記第2ビットライン上の電圧との間の差を感知増幅する段階と、前記第1及び第2ビットラインのうちいずれか一つの電圧が前記第1電圧より低い第2電圧と同等である時に、前記活性化されたワードラインを非活性化させる段階とを含むことを特徴とするSRAM装置の動作制御方法。
Fターム (14件)：
5M024AA50
, 5M024BB02
, 5M024BB08
, 5M024BB15
, 5M024BB35
, 5M024BB39
, 5M024CC20
, 5M024CC22
, 5M024CC64
, 5M024KK22
, 5M024PP01
, 5M024PP02
, 5M024PP03
, 5M024PP07
審査官引用 (1件)
-
キャリア
公報種別：公開公報
出願番号：特願平10-185137
出願人：東芝セラミックス株式会社
前のページに戻る
