特許
J-GLOBAL ID：200903074961969866
エラー訂正回路、インターリーバ及びパンクチャリング又は反復装置を有する伝送システム
発明者：
出願人/特許権者：
代理人 (1件)：
津軽 進 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-559644
公開番号（公開出願番号）：特表2002-520938
出願日： 1999年07月02日
公開日（公表日）： 2002年07月09日
要約：
【要約】コードレス通信システムにおける信号のレートを調整する符号化装置。この装置は、ディジタル入力を当該入力よりも大なるビット数の符号化出力に変換する符号化回路と、符号化出力の複数のワードを組み合わせこれから複数のインターリーブ化ワードを有するデータブロックを発生するインターリーブ回路と、当該データブロックからのビットをパンクチャリング又は繰り返し処理するパンクチャリング回路又は反復回路とを有する。このパンクチャリング又は反復回路は、削除又は反復パターンを使って、伝送チャネルの各フレームにおける伝送用データワードを生成する。削除又は反復パターンは、符号化回路及びインターリーブ回路の特性に基づいて選択される。
請求項（抜粋）：
データブロック内のビット数を調整するレートマッチング回路であって、前記データブロックは、ディジタル入力に対する符号化回路の動作により発生した符号化出力に対するインターリーブ回路の動作により発生した複数のインターリーブ化ワードを有し、前記符号化出力は、前記ディジタル入力よりも大なるビット数を有し、前記レートマッチング回路は、伝送チャネルの各フレームにおいて伝送用データビットを提供するレートマッチングパターンを用いて当該データブロックにおけるビット数を調整する手段を有する、レートマッチング回路において、 前記符号化回路及び前記インターリーブ回路の特性に基づいて当該レートマッチングパターンを選択する手段が設けられる、ことを特徴とするレートマッチング回路。
IPC (3件)：
H03M 13/27
, H03M 13/23
, H04L 1/00
H03M 13/27
, H03M 13/23
, H04L 1/00 E
5J065AA03
, 5J065AB01
, 5J065AC02
, 5J065AD10
, 5J065AE06
, 5J065AF02
, 5J065AG06
, 5J065AH09
, 5K014AA01
, 5K014BA10
, 5K014FA16
, 5K014HA10
