特許
J-GLOBAL ID：200903074964774918
並列処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-195647
公開番号（公開出願番号）：特開2001-022718
出願日： 1999年07月09日
公開日（公表日）： 2001年01月26日
要約：
【要約】【課題】 現用/予備構成のマルチプロセッサシステムにおいて、故障した現用プロセッサの未完了処理を予備プロセッサが引き継ぐ時、長時間を必要とし、複数の未完了処理を消失する恐れがある。【解決手段】 プロセッサを複数11〜18備え、その中のN個を現用プロセッサ11〜16、残りを予備プロセッサ17〜18とし、現用プロセッサ11〜16は、外部からの処理要求を処理し、予備プロセッサ17〜18は、現用プロセッサ11〜16宛の処理要求を主記憶部102に一時的に記憶し、現用プロセッサ11〜16の一つが故障した時、予備プロセッサ17〜18の一つは、主記憶部102に記憶している故障した現用プロセッサ宛の処理要求を読み出して処理することを特徴とする。
請求項（抜粋）：
複数のプロセッサと、故障検出手段と、引継ぎ制御手段とを備え、前記プロセッサは、記憶手段と、動作モード決定手段と、自プロセッサ識別手段を備え、前記複数のプロセッサの内のN個(Nは正の整数)のプロセッサの前記動作モード決定手段を現用とし、残りのM個(Mは正の整数)のプロセッサの前記動作モード決定手段を予備とし、前記動作モードが現用であるプロセッサ(以後現用プロセッサという)は、外部から自プロセッサ宛に送出された処理要求を処理し、前記動作モードが予備のプロセッサ(以後予備プロセッサという)は、前記現用プロセッサ宛の処理要求を前記記憶手段に一時的に記憶し、前記故障検出手段が、前記現用プロセッサの一つが故障したことを検出した時、前記引継ぎ制御手段により、前記故障した現用プロセッサの処理を引き継ぐと決定した前記予備プロセッサの一つは、前記記憶手段に記憶されている前記故障した現用プロセッサ宛の処理要求の中で、未処理の処理要求を読み出して処理することを特徴とする並列処理装置。
Fターム (2件)：
引用特許：
前のページに戻る
