特許
J-GLOBAL ID：200903075006918706

多値フラッシュメモリの書き込み方法

発明者：
吉村 聡

吉村 聡 について

, 
上田 直樹

上田 直樹 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 政木 良文
公報種別：公開公報
出願番号（国際出願番号）：特願2006-010465
公開番号（公開出願番号）：特開2007-193885
出願日： 2006年01月18日
公開日（公表日）： 2007年08月02日
要約：
【課題】 書き込みを完了する段階が状態毎に異ならないように初期の制御ゲート電圧及び段階が進む場合における制御ゲート電圧の増分の設定を適切に行い、閾値電圧を精度よく制御することができる不揮発性半導体記憶装置を提供する。【解決手段】 メモリセルアレイと制御回路とを備える不揮発性半導体記憶装置であって、書き込み動作において、制御回路が、書き込み対象のメモリセルの制御ゲートに印加する各書き込み状態に対応した制御ゲート電圧を、制御ゲート電圧の各書き込み状態間での電圧差が、各書き込み状態を判定するための閾値電圧の各書き込み状態間での電圧差に等しくなるように設定し、未書き込みメモリセルに対し書き込み状態に対応した制御ゲート電圧を印加する電圧印加処理と、メモリセルの閾値電圧が対応する書き込み状態の閾値電圧範囲内にあるか否かを判定するベリファイ処理を繰り返し実行する。【選択図】 図2
請求項（抜粋）：
電気的に書き換え可能な3値以上の多値記憶可能なメモリセルを行方向及び列方向に夫々複数配列してなるメモリセルアレイと、前記メモリセルに対する書き込み動作を制御する制御回路とを備える不揮発性半導体記憶装置であって、 前記メモリセルの多値記憶状態が、閾値電圧範囲が相互に重なり合わない消去状態と複数の異なる書き込み状態で規定され、 前記消去状態から前記複数の書き込み状態の何れか1つへの書き込み動作において、前記制御回路が、前記消去状態にある書き込み対象の前記メモリセルの制御ゲートに印加する前記各書き込み状態に対応した制御ゲート電圧を、前記制御ゲート電圧の前記各書き込み状態間での電圧差が、前記各書き込み状態を判定するための閾値電圧の前記各書き込み状態間での電圧差に等しくなるように設定し、 書き込み対象の前記メモリセルの内の書き込みが完了していない未書き込みメモリセルに対し、前記書き込み状態に対応した制御ゲート電圧を印加する電圧印加処理と、前記メモリセルの閾値電圧が、対応する前記書き込み状態の閾値電圧範囲内にあるか否かを判定するベリファイ処理を書き込み対象の前記メモリセルの全てが書き込み完了と判定されるまで或いは一定の繰り返し回数に至るまで繰り返し実行することを特徴とする不揮発性半導体記憶装置。
IPC (2件)：
G11C 16/02 ,  G11C 16/06
FI (3件)：
G11C17/00 611E ,  G11C17/00 641 ,  G11C17/00 632C
Fターム (14件)：
5B125BA02 ,  5B125BA19 ,  5B125CA01 ,  5B125CA14 ,  5B125DB02 ,  5B125DB08 ,  5B125DB12 ,  5B125DB18 ,  5B125DB19 ,  5B125EA04 ,  5B125EG08 ,  5B125EG14 ,  5B125FA01 ,  5B125FA05
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM