特許

J-GLOBAL ID：200903075040182980

半導体記憶装置

発明者： 竹島 徹 ,  野呂 幸一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願平11-375671
公開番号（公開出願番号）：特開2001-189082
出願日： 1999年12月28日
公開日（公表日）： 2001年07月10日
要約：

【要約】【課題】 強誘電体記憶素子を備えた半導体記憶装置において、製造段階で熱や水素等の影響を受けても記憶情報を保持しつづけること。【解決手段】 基板実装後にデータを書き込むための第1の強誘電体記憶素子と、その第1の強誘電体記憶素子よりも容量の大きい第2の強誘電体記憶素子を設け、その第2の強誘電体記憶素子を、製造段階において暗号等を書き込むための記憶素子として用いる。第2の強誘電体記憶素子は、複数の第1の強誘電体記憶素子を組み合わせることによって構成する。そのためには、複数のメモリセル行にわたって、ワード線どうしおよびプレート線どうしを短絡する。あるいは、複数のメモリセル列にわたって、ビット線どうしを短絡する。

請求項（抜粋）：

残留分極によってデータを保持する複数の第1の強誘電体記憶素子、および前記第1の強誘電体記憶素子よりも容量の大きい第2の強誘電体記憶素子を備えたメモリセルアレイと、前記メモリセルアレイに対して行方向の選択をおこなうための複数の行選択線と、前記メモリセルアレイに対して列方向の選択をおこなうための複数の列選択線と、を具備することを特徴とする半導体記憶装置。

IPC (2件)：

G11C 14/00 ,  G11C 11/22

FI (2件)：

G11C 11/22 ,  G11C 11/34 352 A

Fターム (5件)：

5B024AA03 ,  5B024BA01 ,  5B024BA05 ,  5B024BA13 ,  5B024CA07

引用特許：

審査官引用 (1件)

• 強誘電体メモリと信号処理システム
  公報種別：公開公報   出願番号：特願平8-242694   出願人：株式会社日立製作所