特許
J-GLOBAL ID：200903075100753788

描画装置及び描画方法、記憶媒体

発明者：
村田 昌彦

村田 昌彦 について


出願人/特許権者：
キヤノン株式会社

キヤノン株式会社 について


代理人 (1件)： 大塚 康徳 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-184215
公開番号（公開出願番号）：特開2001-010124
出願日： 1999年06月29日
公開日（公表日）： 2001年01月16日
要約：
【要約】【課題】 データの読取り、論理演算、データの書込みとを並列に処理して描画処理の高速化を図る。【解決手段】 ソース画像を生成する画像生成部と、ビットマップメモリからの読み出しと、書き込みのアドレスを生成するアドレス生成部と、そのアドレスに従いビットマップメモリから直接にデータを読み出すDMA読み出し部と、その読込んだデータを保持する入力データ保持部と、読み込んだデータとソース画像のデータとに基き論理演算する論理演算部と、その論理演算されたデータを保持する出力データ保持部と、その出力データを所定のアドレスに従いビットマップメモリに書き込むDMA書き込み部とを備え、ビットマップメモリからデータを読み出し、そのデータを入力データ保持部に保持するデータ入力と、論理演算と、その論理演算の結果をビットマップメモリの所定のアドレスへ書き込む出力とを同調させて並列に処理する。
請求項（抜粋）：
ソース画像とビットマップメモリ上のデータとを論理演算をしてビットマップメモリに画像を形成する描画装置であって、ソース画像を生成する画像生成手段と、ビットマップメモリからの読み出しと、該メモリへの書き込みのアドレスを生成するアドレス生成手段と、前記生成されたアドレスに従いビットマップメモリから直接にデータを読み出すDMA読み出し手段と、前記ビットマップメモリから読込んだデータを保持する入力データ保持手段と、前記読み込んだデータと生成したソース画像のデータとに基き論理演算する論理演算手段と、前記論理演算されたデータを保持する出力データ保持手段と、前記保持されたデータを、前記生成されたアドレスに従いビットマップメモリに書き込むDMA書き込み手段と、を備え、前記ビットマップメモリからデータを読み出し、該データを入力データ保持手段に保持するデータ入力と、前記論理演算と、該論理演算の結果をビットマップメモリの所定のアドレスへ書き込む出力とを同調させて並列に処理することを特徴とする描画装置。
IPC (3件)：
B41J 5/30 ,  G06T 1/20 ,  G09G 5/00 550
FI (3件)：
B41J 5/30 Z ,  G09G 5/00 550 T ,  G06F 15/66 K
Fターム (23件)：
2C087BC02 ,  2C087BC05 ,  2C087BC07 ,  2C087BD24 ,  5B057CA16 ,  5B057CB16 ,  5B057CH08 ,  5B057CH11 ,  5B057CH14 ,  5C082AA32 ,  5C082BB15 ,  5C082DA53 ,  5C082DA54 ,  5C082DA55 ,  5C082DA87 ,  5C082EA06 ,  5C082MM02 ,  9A001BB02 ,  9A001BB03 ,  9A001GG01 ,  9A001HH23 ,  9A001JJ35 ,  9A001KK42
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM