特許
J-GLOBAL ID：200903075132793145
記憶手段の制御方法及びその装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-186187
公開番号（公開出願番号）：特開平10-032580
出願日： 1996年07月16日
公開日（公表日）： 1998年02月03日
要約：
【要約】【課題】 複数の処理ユニットにおいてそれぞれの書き込み制御手段が自己の処理ユニット内の記憶手段に書き込みを行った場合、ユニット相互間の記憶内容の整合性が確保されなかった。【解決手段】 記憶手段101への書き込み処理を行う処理手段102、記憶手段103への書き込み処理を行う処理手段104、処理手段102が記憶手段101に書き込みを行った記憶領域を示す発現情報を管理する発現情報制御手段105、処理手段104が記憶手段103に書き込みを行った記憶領域を示す発現情報を管理する発現情報制御手段106、記憶手段103の各記憶領域毎に処理手段102、104の優先度を示す優先度情報を管理する優先度情報制御手段107、優先度情報と発現情報とを用いて記憶手段103の各記憶領域への書き込みを抑制する抑制情報を管理する抑制情報制御手段108、抑制情報に基づいて記憶手段101に書き込まれた情報を記憶手段103に書き込む処理情報反映手段109を備える。
請求項（抜粋）：
第1の記憶手段に記憶されている情報を第2の記憶手段に記憶されている情報に反映させる記憶手段の制御方法において、第1の処理手段が前記第1の記憶手段に書き込み処理を行うステップと、前記第1の処理手段が前記第1の記憶手段に書き込みを行った記憶領域を示す発現情報を発現情報制御手段が管理するステップと、前記第2の記憶手段の各記憶領域毎に、前記第1の処理手段の書き込みの優先度を示す優先度情報を優先度情報制御手段が管理するステップと、前記優先度情報制御手段に記憶されている前記優先度情報と、前記発現情報制御手段に管理されている前記発現情報とを用いて、前記第2の記憶手段の各記憶領域への書き込みを抑制する抑制情報を抑制情報制御手段が生成して管理するステップと、前記抑制情報制御手段に管理されている前記抑制情報に基づいて、前記第1の記憶手段に書き込まれた情報を処理情報反映手段が前記第2の記憶手段に反映するステップと、を備えたことを特徴とする記憶手段の制御方法。
IPC (4件)：
H04L 12/28
, H01L 27/10
, H04L 13/08
, H04Q 3/00
H04L 11/20 D
, H01L 27/10
, H04L 13/08
, H04Q 3/00
