出力回路

発明者：
出願人/特許権者：
代理人 (1件)：滝本智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-047008
公開番号（公開出願番号）：特開平8-251004
出願日： 1995年03月07日
公開日（公表日）： 1996年09月27日
要約：

【要約】【目的】比較的低い内部電源電圧によって動作する出力回路において、出力電位をハイレベル、ロウレベル、ハイインピーダンスのいずれに設定しても、内部で貫通電流が発生しない出力回路を提供する。【構成】信号生成回路101と、出力パッド部OUTに供給するP型MOSトランジスタ107との間の第1のトランスファーゲート110のP型MOSトランジスタ105のゲートを、第2のトランスファーゲート210を介して出力パッド部OUTに接続し、第2のトランスファーゲート210のN型MOSトランジスタ203のゲートを出力制御端子nENに接続し、第1のトランスファーゲート110のP型MOSトランジスタ105のゲートを、カスケード接続された第1および第2のN型MOSトランジスタ201、202によりプルダウンした構成とした。

請求項（抜粋）：

外部信号線が接続される出力パッド部と、制御信号を供給するための出力制御端子と、前記出力制御端子の電位に応じて制御信号を生成する信号生成回路と、前記信号生成回路の制御信号を受けて電源電圧を前記出力パッド部に供給する第1のP型MOSトランジスタと、前記信号生成回路の制御信号を受けて前記出力パッド部の電位を引き下げる第1のN型MOSトランジスタを有し、前記第1のP型MOSトランジスタと前記第1のN型MOSトランジスタのオンオフ動作に応じて前記出力パッド部の電位状態をハイレベル、ロウレベルおよびハイインピーダンスのいずれかの状態にする出力回路であって、前記信号生成回路は、第2のP型MOSトランジスタと第2のN型MOSトランジスタで構成した第1のトランスファーゲートを介して前記第1のP型MOSトランジスタの制御端子に接続し、前記第2のN型MOSトランジスタの制御端子はオンチップ電源電圧とし、前記第2のP型MOSトランジスタの制御端子は、第3のP型MOSトランジスタと第3のN型MOSトランジスタで構成した第2のトランスファーゲートを介して前記出力パッド部に接続し、前記第3のP型MOSトランジスタの制御端子はオンチップ電源電圧とし、前記第3のN型MOSトランジスタの制御端子は前記出力制御端子に接続し、また前記第2のP型MOSトランジスタの制御端子を、電位を引き下げるための第4のN型MOSトランジスタにも接続し、前記第4のN型MOSトランジスタの制御端子は前記出力制御端子に接続し、さらに前記第1のP型MOSトランジスタの制御端子は、制御端子をオンチップ電源電圧とした第4のP型MOSトランジスタを介して前記出力パッド部にも接続し、前記第1から第4のP型MOSトランジスタの基板電位をオンチップ電源電圧より高い電圧とし、また前記第1から第4のN型MOSトランジスタの基板電位を接地電位としたことを特徴とする出力回路。

引用特許：

出願人引用 (3件)

特開平4-329024
特開平4-249917
電圧変換及び過電圧保護
公報種別：公表公報出願番号：特願平7-501866 出願人：ナショナル・セミコンダクター・コーポレイション

前のページに戻る