特許
J-GLOBAL ID:200903075162931208

多連型チップ抵抗器における抵抗値測定装置

発明者:
出願人/特許権者:
代理人 (1件): 石井 暁夫 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-081252
公開番号(公開出願番号):特開平11-281686
出願日: 1998年03月27日
公開日(公表日): 1999年10月15日
要約:
【要約】【課題】 一つのチップ型絶縁基板A1の上面に複数個の抵抗体A2,A3,A4,A5を形成して成る多連型チップ抵抗器Aにおいて、その各抵抗体における抵抗値を、同時に測定して、その抵抗値の測定に要する時間を短縮する。【要約】 前記多連型チップ抵抗器Aにおける各抵抗体の両端の各端子電極A2′,A2′′,A3′,A3′′,A4′,A4′′,A5′,A5′′に、複数本のプローブ2,3,4,5,6,7,8,9を同時に接触して、前記各抵抗体において抵抗値を、当該抵抗体に対する複数個の各抵抗値測定回路11,12,13,14にて同時に測定する。
請求項(抜粋):
多連型チップ抵抗器の各抵抗体における両端の端子電極の各々に同時に接触する複数本のプローブを備え、この各フローブのうち一つの抵抗体の両端における端子電極に接触する二つのプローブを一つの対として、この一つの対を構成する両プローブの各々を、別々の抵抗値測定回路に電気的に接続したことを特徴とする多連型チップ抵抗器における抵抗値測定装置。
IPC (2件):
G01R 27/02 ,  G01R 31/00
FI (2件):
G01R 27/02 R ,  G01R 31/00
引用特許:
審査官引用 (2件)

前のページに戻る