特許
J-GLOBAL ID:200903075273235235
チップ・パッケージ
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
岩佐 義幸
公報種別:公開公報
出願番号(国際出願番号):特願平5-110140
公開番号(公開出願番号):特開平6-250052
出願日: 1993年05月12日
公開日(公表日): 1994年09月09日
要約:
【要約】【目的】 並列光入力および光出力するチップ間を光結合するのに必要なチップ・パッケージを提供する。【構成】 プロセッサ・チップ10と、この上に設けられたマイクロレンズ・アレー20とを保持するチップ・キャリア14は、窓22を有するカバー24で封止される。コネクタ・プレート36には、光ファイバ・バンドルが固定される。チップ・キャリアとコネクタ・プレートとは、ボルト26,ナット28,端部固定具52によって配線ボード30に固定される。
請求項(抜粋):
電気的信号入出力部と、光学的信号入力部および光学的信号出力部の一方を有し、所定数のビットポジションを含む光学的信号部とを備えるチップを保持するチップ・パッケージであって、前記チップの上部に設けられ、前記光学的信号部のそれぞれ異なるビットポジションに対応したマイクロレンズを多数個有するマイクロレンズ・アレーと、前記マイクロレンズ・アレーの上部に設けられ、前記マイクロレンズ・アレーに対して所定の空間的関係で、前記光学的信号部のビットポジションの各々に対応する前記光学的信号を並列に伝送する、複数の光学的信号伝送素子を保持する部材と、を備えることを特徴とするチップ・パッケージ。
IPC (3件):
G02B 6/42
, G02B 6/12
, H01L 31/12
引用特許:
審査官引用 (14件)
-
特開昭56-079468
-
半導体装置
公報種別:公開公報
出願番号:特願平3-306540
出願人:日本電気株式会社
-
特開昭56-079468
-
特開昭56-091482
-
特開昭56-079468
-
特開昭56-091482
-
特開平3-031808
-
特開昭56-091482
-
特開平3-031808
-
特開平3-031808
-
特開平4-353808
-
特開平4-353808
-
特開昭58-048009
-
特開昭54-000595
全件表示
前のページに戻る