半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：前田弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-066615
公開番号（公開出願番号）：特開平10-326838
出願日： 1998年03月17日
公開日（公表日）： 1998年12月08日
要約：

【要約】【課題】イオン注入の際に導入される混入不純物による特性の劣化のないゲート絶縁膜を有する半導体装置及びその製造方法を提供する。【解決手段】 NMOSFET,PMOSFETを形成するための領域Rn,Rpを区画するLOCOS膜2を形成し、保護酸化膜25を形成した後、その上に、領域Rnの上方を開口した第1レジスト膜Pr41 を形成する。第1レジスト膜Pr41 をマスクとして、2回のイオン注入により、しきい値制御層10の形成とパンチスルーストッパー等となるP- 層18の形成とを行った後、第1レジスト膜Pr41 をマスクとして保護酸化膜25をエッチングにより除去した後、第1レジスト膜Pr41 を除去する。領域Rpについても同じ処理を行った後、ゲート酸化膜27を形成する。イオン注入の際に導入された混入不純物がレジスト膜の除去の際に周囲に拡散するのを防止して、ゲート酸化膜の特性を改善する。

請求項（抜粋）：

第1導電型MISFETと第2導電型MISFETとからなる半導体装置の製造方法であって、半導体領域を有する基板上に、上記半導体領域を第1導電型MISFET形成領域と第2導電型MISFET形成領域とに区画する素子分離用絶縁膜を形成する第1の工程と、上記半導体基板の表面上に保護絶縁膜を形成する第2の工程と、上記保護酸化膜の上に、上記第1導電型MISFET形成領域の上方を開口した第1のレジスト膜を形成する第3の工程と、上記第1のレジスト膜をマスクとして、上記保護絶縁膜の上方から上記半導体基板内に少なくとも1回の添加不純物イオンの注入を行う第4の工程と、上記第1のレジスト膜をマスクとして、上記保護絶縁膜のうち上記第1のレジスト膜の開口内に露出する部分が除去されるまでエッチングを行なう第5の工程と、上記第1のレジスト膜を除去する第6の工程と、上記第6の工程の後、基板上に上記第2導電型MISFET形成領域の上方を開口した第2のレジスト膜を形成する第7の工程と、上記第2のレジスト膜をマスクとして、上記保護絶縁膜の上方から上記半導体基板内に少なくとも1回の添加不純物イオンの注入を行う第8の工程と、上記第2のレジスト膜をマスクとして、上記第2のレジスト膜の開口内に露出する上記保護絶縁膜が除去されるまでエッチングを行なう第9の工程と、上記第9の工程の後、上記第2のレジスト膜を除去する第10の工程とを備えていることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/8238 , H01L 27/092 , H01L 29/78

FI (2件)：

H01L 27/08 321 B , H01L 29/78 301 H

引用特許：

審査官引用 (7件)

特開平3-175670
特開平2-305468
相補型半導体装置の製造方法
公報種別：公開公報出願番号：特願平3-212728 出願人：ソニー株式会社

全件表示

前のページに戻る