特許

J-GLOBAL ID：200903075452930710

不良アドレスの代替方法、半導体記憶装置、及び、半導体装置

発明者： 堤 哲路 ,  西井 敏幸 ,  竹重 昌之
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平9-110967
公開番号（公開出願番号）：特開平10-302497
出願日： 1997年04月28日
公開日（公表日）： 1998年11月13日
要約：

【要約】【課題】冗長メモリセルへの切り換えにかかる試験時間を短縮することのできる不良アドレスの代替方法を提供する。【解決手段】メモリ部には、メモリセル部、メモリセルデコード部、及び、アドレス変換回路を備える。アドレス変換回路にはアドレス比較部とアドレス切り換え部とが設けられている。アドレス比較部に備えられたコンパレータは、不良アドレスレジスタに記憶されたメモリセル部に発生する不良メモリセルの不良アドレスと、外部アドレスADDRとを一致比較する。アドレス切り換え部は、コンパレータの比較結果に基づいて外部アドレスADDRに代えて予め記憶した冗長アドレスを内部アドレスとして出力し、メモリセルデコード部は、入力される内部アドレスにより不良メモリセルを冗長メモリセルに代替させている。即ち、不良メモリセルを電気的に冗長メモリセルに代替させる。

請求項（抜粋）：

メモリ部に発生する不良メモリセルの不良アドレスを前記メモリ部に備えられた冗長メモリセルのアドレスに代替させて前記不良メモリセルを救済するための不良アドレスの代替方法であって、前記不良メモリセルを選択する不良アドレスを予め記憶すると共に、前記冗長メモリセルを選択する冗長アドレスを予め記憶しておき、入力される外部アドレスと前記不良アドレスとを比較し、その比較結果に基づいて、前記外部アドレスと前記不良アドレスとが一致する場合には前記冗長アドレスを内部アドレスとして生成し、前記不良メモリセルを前記生成された内部アドレスにより選択されるメモリセルにより代替するようにした不良アドレスの代替方法。

IPC (2件)：

G11C 29/00 605 ,  G11C 11/401

FI (2件)：

G11C 29/00 605 C ,  G11C 11/34 371 D

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-304040   出願人：株式会社東芝