特許

J-GLOBAL ID：200903075539242895

ダイナミック型半導体メモリ装置

発明者： 間 敏克 ,  桑形 正明
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2002-182556
公開番号（公開出願番号）：特開2004-030738
出願日： 2002年06月24日
公開日（公表日）： 2004年01月29日
要約：

【課題】無駄なリフレッシュ電流を削減できるようにしたダイナミック型半導体メモリ装置を提供する。【解決手段】DRAMは、ワード線により駆動されてビット線との間でデータ授受が行われるDRAMセルが配列されたセルアレイ1、セルアレイ1のワード線及びビット線を選択するロウデコーダ3及びカラムデコーダ4、セルアレイ1のビット線データを増幅するセンスアンプ2を備え、更にセルアレイ1の複数の領域のうち、外部からアクセスされた領域に限定してリフレッシュ動作を行わせるリフレッシュ制御回路を有する。リフレッシュ制御回路は、セルアレイ1のリフレッシュのために順次インクリメントされる内部アドレス信号を発生するリフレッシュカウンタ7と、セルアレイ1の複数の領域毎に設けられて、その領域へのアクセスの有無の情報を保持するレジスタ10と、このレジスタ10の情報に基づいてセルアレイ1のアクセスされていない領域のリフレッシュ動作を禁止するリフレッシュ制限回路3を有する【選択図】 図1

請求項（抜粋）：

ワード線により駆動されてビット線との間でデータ授受が行われるDRAMセルが配列されたセルアレイと、 前記セルアレイのワード線及びビット線を選択するデコード回路と、 前記セルアレイのビット線データを増幅するセンスアンプと、 前記セルアレイの複数の領域のうち、外部からアクセスされた領域に限定してリフレッシュ動作を行わせるリフレッシュ制御回路と、 を有することを特徴とするダイナミック型半導体メモリ装置。

IPC (1件)：

G11C11/406

FI (1件)：

G11C11/34 363J

Fターム (8件)：

5M024AA04 ,  5M024BB32 ,  5M024BB39 ,  5M024EE17 ,  5M024EE23 ,  5M024EE29 ,  5M024PP01 ,  5M024PP03

引用特許：

審査官引用 (3件)

• 特開平3-066092
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-103966   出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社
• 半導体記憶装置及び半導体装置
  公報種別：公開公報   出願番号：特願2000-364583   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社