特許
J-GLOBAL ID：200903075556991010

半導体装置

発明者：
窪田 通孝

窪田 通孝 について

, 
小林 敏夫

小林 敏夫 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-215800
公開番号（公開出願番号）：特開2001-044297
出願日： 1999年07月29日
公開日（公表日）： 2001年02月16日
要約：
【要約】【課題】精度に影響を与えることなくセル面積の縮小が可能で、また配線層数を低減でき、メモリセルと周辺回路との混載回路を容易にかつ低コストで実現できる半導体装置を提供する。【解決手段】ビット線BLと、ワード線WLと、コントロールゲート線CGLと、第1電極TAがワード線WLに接続されたキャパシタCAPと、ビット線BLと所定の電位点との間に接続され、ゲート電極がキャパシタCAPの第2電極TBに接続されたNMOSからなる読み出しトランジスタTRと、ビット線BLとキャパシタCAPの第2電極TBとの間に接続され、ゲート電極がコントロールゲート線CGLに接続されたNMOSからなる書き込みトランジスタTWとを設ける。
請求項（抜粋）：
複数の能動素子と、少なくとも1つの受動素子とからなるメモリセルを有する半導体装置
IPC (2件)：
H01L 21/8242 ,  H01L 27/108
Fターム (9件)：
5F083AD69 ,  5F083GA28 ,  5F083JA19 ,  5F083MA06 ,  5F083MA15 ,  5F083NA01 ,  5F083PR21 ,  5F083PR39 ,  5F083ZA12
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (7件)
  • 特開昭62-060191
  • 3トランジスタ型ダイナミックRAMメモリセル
    公報種別：公開公報   出願番号：特願平9-168895   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
  • 特開昭62-060192
全件表示

前のページに戻る

TOP

BOTTOM