特許

J-GLOBAL ID：200903075662004761

半導体材料から選択された材料で作られた2つのウェハを貼り合わせる方法

発明者： ケルディルズ, セバスチャン
出願人/特許権者： エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ
代理人 (3件)： 山田 行一 ,  野田 雅一 ,  池田 成人
公報種別：公表公報
出願番号（国際出願番号）：特願2008-503535
公開番号（公開出願番号）：特表2008-535230
出願日： 2006年04月18日
公開日（公表日）： 2008年08月28日
要約：

本発明は、半導体材料から選択された材料で作られた2つのウェハを貼り合わせる方法で、貼り合わせる2つのウェハの少なくとも1つの表面のプラズマ活性化を実行するものであって、プラズマ活性化中に、表面が活性化されているウェハの表面領域の厚さに、制御された厚さの乱れ領域を生じさせるために、プラズマに含まれた種の運動エネルギーを変更するように活性化パラメータを制御するステップを備える方法に関する。【選択図】 図3

請求項（抜粋）：

半導体材料から選択された材料で作られた2つのウェハを貼り合わせる方法で、貼り合わせる前記2つのウェハの少なくとも1つの表面のプラズマ活性化を実行するものであって、プラズマ活性化中に、表面が活性化されている前記ウェハの表面領域の厚さに、制御された厚さの乱れ領域を生じさせるために、プラズマに含まれた種の運動エネルギーを変更するように活性化パラメータを制御するステップを備える方法。

IPC (3件)：

H01L 21/02 ,  H01L 27/12 ,  H01L 21/762

FI (3件)：

H01L27/12 B ,  H01L21/02 B ,  H01L21/76 D

Fターム (9件)：

5F032AA91 ,  5F032DA21 ,  5F032DA24 ,  5F032DA33 ,  5F032DA41 ,  5F032DA53 ,  5F032DA60 ,  5F032DA71 ,  5F032DA74

引用特許：

審査官引用 (2件)

• SOI基板の製造方法
  公報種別：公開公報   出願番号：特願平9-353179   出願人：三菱マテリアルシリコン株式会社
• SOI基板の作製方法
  公報種別：公開公報   出願番号：特願平6-040964   出願人：キヤノン株式会社