特許

J-GLOBAL ID：200903075689740290

マイクロチップ電子源の製造方法

発明者： ジール・デラピエール ,  ロベール・メイヤー
出願人/特許権者： コミツサリア タ レネルジー アトミーク
代理人 (1件)： 志賀 正武 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-208251
公開番号（公開出願番号）：特開平8-069749
出願日： 1995年08月15日
公開日（公表日）： 1996年03月12日
要約：

【要約】【課題】 大面積のマイクロチップ電子源を効率よく製造する方法を提供する。【解決手段】 絶縁性基板(10)と、その上に設けられた陰極導電体(12)と、その上に設けられた電気絶縁層(14)と、その上に設けられた電気導電性のゲート層(16)と、ゲート層および電気絶縁層を貫通して形成された孔(18、19)とを有し、各孔内には、電子放出性金属材料のマイクロチップ(62)が形成されている構造物(49)を製造する方法である。ゲート層(16)上に電気絶縁性の保護層(50)を形成し、各孔の内底から電子放出性金属材料の化学的堆積物を成長させる。次に保護層(50)を除去し、金属材料堆積物を電気的にエッチングしてマイクロチップ(62)を形成する。フラットスクリーンの製造に適用できる。

請求項（抜粋）：

電気絶縁性の基板(10)と、この基板上に設けられた少なくとも一つの陰極導電体(12)と、これら陰極導電体上に設けられた電気絶縁層(14)と、前記電気絶縁層上に設けられた電気導電性を有するゲート層(16)と、前記各陰極導電体に対応する箇所で前記ゲート層および前記電気絶縁層を貫通して形成された複数の孔(18、19)とを有し、前記各孔内には、電子放出性金属材料からなるマイクロチップ(62)が、各孔に対応した前記陰極導電体に接して形成されている構造物(49)を製造するためのマイクロチップ電子源の製造方法であって、前記ゲート層(16)上に電気絶縁性を有する保護層(50)を形成する工程と、前記各孔の内底に、前記孔から突出する前記電子放出性金属材料の化学的堆積物を形成する工程と、前記保護層(50)を除去する工程と、前記金属材料堆積物を電気的にエッチングすることにより、前記マイクロチップ(62)を形成する工程とを具備することを特徴とするマイクロチップ電子源の製造方法。

IPC (2件)：

H01J 9/02 ,  H01J 1/30

引用特許：

審査官引用 (3件)

• 電子放出素子及びその製造方法
  公報種別：公開公報   出願番号：特願平4-007997   出願人：株式会社リコー
• 特開平4-312739
  
• 特開平4-312739