特許
J-GLOBAL ID：200903075712842950
CMOSバンドギャップ電圧基準
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡部 正夫 (外11名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-239081
公開番号（公開出願番号）：特開2000-089844
出願日： 1999年08月26日
公開日（公表日）： 2000年03月31日
要約：
【要約】【課題】 本発明は、低供給電圧を有する温度変化の影響を受けないバンドギャップ電圧基準回路に関する。【解決手段】 0.35μm、3ボルトCMOS技術用バンドギャップ電圧基準回路は、本質的に温度に無関係な形で動作し、低供給電圧を有する。バンドギャップ電圧基準回路は2つの演算増幅器を組み込んでいる。1つの演算増幅器は回路のバイポーラ素子にバイアスをかけて抵抗にかかるPTAT電圧を発生し、もう1つの演算増幅器はPTAT電圧に関連する電圧と1つのバイポーラ素子にかかる電圧をバッファし、バンドギャップ電圧基準を発生する。1つの実施形態では、回路には起動回路が含まれ安定した望ましい起動状態を確保する。電流バイアスも提供される。第2演算増幅器のバンドギャップ電圧基準も回路の第1段のため調整供給を提供する。第2演算増幅器はまた、抵抗分割器回路へのバッファされた出力を提供し、1.24ボルト・バンドギャップ電圧より低い電圧を発生する電圧分割器を供給する。
請求項（抜粋）：
バンドギャップ電圧基準回路(例えば、図1の100)を有する集積回路であって、絶対温度比例(PTAT)電圧発生器(例えば、190)であって、第1電流経路において、第1インピーダンス(例えば、110)にかかる第1PTAT電圧と、第1素子(例えば、106)にかかる第2PTAT電圧と、第2電流経路において、第2素子(例えば、108)にかかる第3PTAT電圧とを発生することができ、前記第2および第3PTAT電圧が対応する素子のダイオード接合等式にほぼ従い、前記第1素子が前記第1電流経路の前記第1インピーダンスと直列に結合され、前記PTAT電圧発生器が前記第1および第2PTAT電圧の合計に前記第3PTAT電圧に対するバイアスをかける絶対温度比例(PTAT)電圧発生器と、第2インピーダンス(例えば、124)にかかる電圧と前記第3PTAT電圧を受け取り、出力端子(例えば、N4)にバンドギャップ電圧を発生することができる電圧バッファ(例えば、192)であって、前記第2インピーダンスにかかる前記電圧とそれを通る電流が、それぞれ前記第1インピーダンスにかかる前記第1PTAT電圧とそれを通る電流にほぼ比例し、前記電圧バッファが、前記バンドギャップ電圧を調整するように、前記第3PTAT電圧によって前記第2インピーダンスにかかる前記電圧にバイアスを掛ける電圧バッファとを備える集積回路。
引用特許：
前のページに戻る
