特許

J-GLOBAL ID：200903075722760803

薄膜および薄膜の製造方法およびそれを用いた薄膜トランジスタ

発明者： 佐野 浩 ,  前川 茂樹 ,  古田 守 ,  川村 哲也 ,  宮田 豊
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-262182
公開番号（公開出願番号）：特開平7-115203
出願日： 1993年10月20日
公開日（公表日）： 1995年05月02日
要約：

【要約】【目的】 内部応力を低減した導電性薄膜をゲート電極とすることにより、ゲート電極の断線または剥がれのない薄膜トランジスタを提供することを目的としている。【構成】 透光性ガラス基板1上に活性半導層2を形成し、その上にゲート絶縁層5を形成する。さらに、ゲート電極6を単位幅あたりの内部応力の絶対値が2×10の5乗dyn/cm以下となるように形成する。そして、ゲート電極6をマスクとして半導体薄膜の一部の領域に不純物を導入して、ソース領域3およびドレイン領域4を形成する。その上に、層間絶縁層8を形成した後、コンタクトホールおよび、ソース電極9とドレイン電極10を形成して薄膜トランジスタが完成する。

請求項（抜粋）：

1種類以上の元素からなり、且つ1層以上からなり、且つ単位幅あたりの内部応力の絶対値が2×10の5乗dyn/cm以下であり、且つ厚さが100nm以上400nm以下であることを特徴とする薄膜。

IPC (3件)：

H01L 29/786 ,  H01L 29/40 ,  H01L 29/43

FI (2件)：

H01L 29/78 311 G ,  H01L 29/46 R

引用特許：

審査官引用 (3件)

• 積層TFT駆動薄膜EL素子
  公報種別：公開公報   出願番号：特願平4-075923   出願人：富士ゼロックス株式会社
• 特開平3-154382
  
• 特開平3-154382