特許
J-GLOBAL ID:200903075795741475
ΔΣ変調器及びA/D変換器
発明者:
出願人/特許権者:
代理人 (1件):
鷲田 公一
公報種別:公開公報
出願番号(国際出願番号):特願2006-119679
公開番号(公開出願番号):特開2007-295197
出願日: 2006年04月24日
公開日(公表日): 2007年11月08日
要約:
【課題】2チャンネルのアナログ入力を微積分処理するΔΣ変調器を備えたA/D変換器において、回路の動作速度を高めることなく、オーバーサンプリング率を2倍にすることができるΔΣ変調器及びA/D変換器を提供すること。【解決手段】ΔΣ変調器100は、第1のアナログ入力を標本化する第1の標本化手段110と、第2のアナログ入力を標本化する第2の標本化手段120と、第1のアナログ入力に対応した量子化器180出力を標本化する第3の標本化手段130と、第2のアナログ入力に対応した量子化器180出力を標本化する第4の標本化手段140と、第1の標本化手段110出力と第3の標本化手段130出力の積分と、第2の標本化手段120出力と第4の標本化手段140出力の積分とを時分割処理するようにアナログスイッチを制御するスイッチ制御回路200とを備える。【選択図】図1
請求項(抜粋):
第1のアナログ入力を標本化する第1の標本化手段と、
第2のアナログ入力を標本化する第2の標本化手段と、
前記第1のアナログ入力に対応した量子化器出力を標本化する第3の標本化手段と、
前記第2のアナログ入力に対応した量子化器出力を標本化する第4の標本化手段と、
前記第1の標本化手段の出力と前記第3の標本化手段の出力の積分と、前記第2の標本化手段の出力と前記第4の標本化手段の出力の積分とを時分割処理する制御手段と
を備えることを特徴とするΔΣ変調器。
IPC (1件):
FI (1件):
Fターム (7件):
5J064AA02
, 5J064BA03
, 5J064BC06
, 5J064BC10
, 5J064BC13
, 5J064BC16
, 5J064BD03
引用特許:
出願人引用 (1件)
審査官引用 (3件)
-
アナログ/ディジタル変換器
公報種別:公開公報
出願番号:特願平6-067688
出願人:ヤマハ株式会社
-
アナログ/デジタル変換器
公報種別:公開公報
出願番号:特願平7-229471
出願人:ヤマハ株式会社
-
ΔΣ型AD変換器
公報種別:公開公報
出願番号:特願2000-052189
出願人:株式会社日立製作所, 株式会社日立カーエンジニアリング
前のページに戻る