特許

J-GLOBAL ID：200903075857398470

半導体素子の実装構造

発明者： 高 秀樹 ,  作野 圭一 ,  川村 博史
出願人/特許権者： シャープ株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-173874
公開番号（公開出願番号）：特開2001-007139
出願日： 1999年06月21日
公開日（公表日）： 2001年01月12日
要約：

【要約】【課題】 従来に比して接続導体のインダクタンスを低減できる半導体素子の実装構造を提供する。【解決手段】 半導体素子10に形成された電極14がパッケージの電極11に複数本の接続導体12A,12B,...,12Gによって電気的に接続されている。各接続導体12A,12B,...,12Gに関するインダクタンスが実質的に同じ値になるように、隣り合う接続導体間の間隔が可変して設定されている。

請求項（抜粋）：

半導体素子に形成された電極がパッケージの電極に複数本の接続導体によって電気的に接続されている半導体素子の実装構造において、上記各接続導体に関するインダクタンスが実質的に同じ値になるように、隣り合う接続導体間の間隔が可変して設定されていることを特徴とする半導体素子の実装構造。

IPC (3件)：

H01L 21/60 301 ,  H01L 25/04 ,  H01L 25/18

FI (2件)：

H01L 21/60 301 A ,  H01L 25/04 Z

Fターム (6件)：

5F044AA05 ,  5F044AA07 ,  5F044AA18 ,  5F044AA19 ,  5F044AA20 ,  5F044QQ04

引用特許：

出願人引用 (3件)

• 特開平2-100344
  
• 特開昭62-206844
  
• 半導体の入出力接続構造
  公報種別：公開公報   出願番号：特願平9-027535   出願人：株式会社東芝

審査官引用 (2件)

• 特開平2-100344
  
• 特開平2-100344