特許
J-GLOBAL ID：200903076122793607
半導体集積回路
発明者：
,
,
,
,
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-169311
公開番号（公開出願番号）：特開2000-082286
出願日： 1992年11月04日
公開日（公表日）： 2000年03月21日
要約：
【要約】【課題】 微細MOSトランジスタを用いた複数のCMOS回路Ciを用いた半導体集積回路において待機時の消費電流を低減する。【解決手段】 待機時にオフとされる電源スイッチを構成するスイッチングトランジスタS1のリーク電流が複数のCMOS回路Ciのオフ状態のpチャネルまたはnチャネルのMOSのサブスレッショルド電流の総和より小さくなるように、S1のデバイスパラメータを設定する。【効果】 複数のCMOS回路Ciの待機時の電流は、微細MOSを用いた場合のこのCiの大きなサブスレッショルド電流ではなく、スイッチングトランジスタS1の小さなリーク電流となる。
請求項（抜粋）：
動作電圧が異なる第1と第2回路ブロックを少なくとも有し、上記第1回路ブロックの動作電圧は上記第2回路ブロックの動作電圧よりも大きく、上記第1と第2回路ブロックいずれにも回路ブロック内の電流を制御する電流制御手段を有することを特徴とする半導体集積回路。
IPC (6件)：
G11C 11/407
, G06F 1/32
, G11C 11/418
, G11C 11/413
, G11C 27/02
, H03K 19/0948
G11C 11/34 354 D
, G11C 27/02 F
, G06F 1/00 332 A
, G11C 11/34 301 B
, G11C 11/34 335 A
, G11C 11/34 354 F
, H03K 19/094 B
