特許
J-GLOBAL ID:200903076212649939
プロセッサシステムおよび選択プログラムを記録した媒体
発明者:
出願人/特許権者:
代理人 (1件):
宮内 佐一郎 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-187907
公開番号(公開出願番号):特開平11-031090
出願日: 1997年07月14日
公開日(公表日): 1999年02月02日
要約:
【要約】【課題】 マスタプロセッサが走行不能に陥った場合にもプロセッサシステム全体が停止せず、試験を続行する。【解決手段】 CPU2,3〜4とメモリ5,6〜7を有しマスタとして動作するマスタプロセッサ8とスレーブとして動作する複数のスレーブプロセッサ9,10を並列に接続し、試験プログラム14〜16の実行中にマスタプロセッサ8が走行不能となったとき次のマスタプロセッサ8を選択するために、マスタプロセッサ8に、マスタプロセッサ8が走行不能となるエラーを検出するエラー検出処理手段23と、スレーブプロセッサ9,10の一つに、マスタプロセッサ8が走行不能となることを監視する監視手段26と、マスタプロセッサ8内のマスタプログラム11をコピーしたマスタコピープログラム27を設けた。
請求項(抜粋):
CPUとメモリを有しマスタとして動作するマスタプロセッサとスレーブとして動作する複数のスレーブプロセッサを並列に接続し、試験プログラムの実行中に前記マスタプロセッサが走行不能となったとき次のマスタプロセッサを選択するプロセッサシステムにおいて、前記マスタプロセッサに、マスタプロセッサが走行不能となるエラーを検出するエラー検出処理手段と、前記スレーブプロセッサの一つに、前記マスタプロセッサが走行不能となることを監視する監視手段と、前記マスタプロセッサ内のマスタプログラムをコピーしたマスタコピープログラムを設けたことを特徴とするプロセッサシステム。
IPC (2件):
G06F 11/28 340
, G06F 11/30
FI (2件):
G06F 11/28 340 A
, G06F 11/30 G
引用特許:
審査官引用 (2件)
-
制御装置
公報種別:公開公報
出願番号:特願平4-015121
出願人:株式会社東芝
-
情報処理システム
公報種別:公開公報
出願番号:特願平6-172334
出願人:富士通株式会社
前のページに戻る