特許
J-GLOBAL ID:200903076214930040
半導体装置、半導体装置の製造方法および記憶装置
発明者:
,
,
出願人/特許権者:
代理人 (2件):
増田 達哉
, 朝比 一夫
公報種別:公開公報
出願番号(国際出願番号):特願2006-077830
公開番号(公開出願番号):特開2007-258282
出願日: 2006年03月20日
公開日(公表日): 2007年10月04日
要約:
【課題】ゲート絶縁層を介した、ソース電極とドレイン電極間とのリーク電流の発生を好適に防止または低減し得る半導体装置、かかる半導体装置を簡易に製造し得る半導体装置の製造方法、および信頼性の高い記憶装置を提供すること。【解決手段】強誘電体メモリ1は、基板2と、基板2の一方の面側に設けられたソース電極3およびドレイン電極4と、ソース電極3とドレイン電極4との間に設けられたチャネル領域51を備える半導体層5と、これらの各部と離間して設けられたゲート電極7と、ゲート電極7に対してソース電極3およびドレイン電極4を絶縁する機能を有し、強誘電体として機能する強誘電体ポリマーを主材料として構成された強誘電体層6とを備え、この強誘電体層6において、強誘電体ポリマーの主鎖が、基板2に対してほぼ平行、かつチャネル長方向とほぼ垂直な方向に沿って揃っている。【選択図】図1
請求項(抜粋):
基板と、
該基板の一方の面側に設けられ、導電体として機能するソース部およびドレイン部と、
該ソース部とドレイン部との間に設けられ、半導体として機能するチャネル部と、
前記各部と離間して設けられたゲート部と、
該ゲート部に対して前記ソース部およびドレイン部を絶縁する機能を有し、絶縁性ポリマーを主材料として構成された絶縁層とを備え、
該絶縁層において、前記絶縁性ポリマーの主鎖が、前記基板に対してほぼ平行、かつチャネル長方向とほぼ垂直な方向に沿って揃っていることを特徴とする半導体装置。
IPC (8件):
H01L 21/824
, H01L 27/105
, H01L 27/28
, H01L 51/05
, H01L 29/788
, H01L 29/792
, H01L 29/786
, H01L 51/30
FI (7件):
H01L27/10 444A
, H01L27/10 449
, H01L29/78 371
, H01L29/78 617T
, H01L29/78 613B
, H01L29/28 100A
, H01L29/28 280
Fターム (71件):
5F083CR11
, 5F083FR05
, 5F083FR06
, 5F083FR07
, 5F083FZ07
, 5F083GA06
, 5F083HA06
, 5F083HA10
, 5F083JA01
, 5F083JA36
, 5F083JA37
, 5F083JA38
, 5F083JA39
, 5F083JA44
, 5F083JA60
, 5F083PR23
, 5F083PR33
, 5F101BA62
, 5F101BB02
, 5F101BE02
, 5F101BE05
, 5F101BF09
, 5F101BH01
, 5F101BH16
, 5F101BH30
, 5F110AA06
, 5F110BB06
, 5F110BB07
, 5F110BB08
, 5F110CC01
, 5F110CC02
, 5F110CC03
, 5F110CC05
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD05
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110EE02
, 5F110EE42
, 5F110EE43
, 5F110EE44
, 5F110EE45
, 5F110FF01
, 5F110FF09
, 5F110FF27
, 5F110GG02
, 5F110GG05
, 5F110GG13
, 5F110GG15
, 5F110GG25
, 5F110GG28
, 5F110GG29
, 5F110GG42
, 5F110HJ13
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK06
, 5F110HK07
, 5F110HK21
, 5F110HK32
, 5F110HK33
, 5F110HK34
, 5F110HK35
, 5F110QQ06
, 5F110QQ14
引用特許:
前のページに戻る