特許
J-GLOBAL ID：200903076256867917
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平4-224550
公開番号（公開出願番号）：特開平6-053514
出願日： 1992年08月03日
公開日（公表日）： 1994年02月25日
要約：
【要約】【目的】 ゲート電極の抵抗とソース・コンタクトのコンタクト抵抗との高抵抗化に対策を施してゲート電極を低抵抗化し、さらにソース・コンタクトのコンタクト抵抗を低減し、高速動作と低オン抵抗を実現する。【構成】 ゲート電極として用いた燐添加多結晶シリコン膜20とソース領域16とに選択的にタングステン23を形成する。
請求項（抜粋）：
第1の導電型を有する第1の単結晶シリコン半導体層,第2の導電型を有する第2の単結晶シリコン半導体層,第1の導電型を有する第3の単結晶シリコン半導体層からなる3層構造の単結晶半導体層を第1主面側に持つ第1の導電型の単結晶シリコン半導体基板を用いて、前記単結晶シリコン半導体基板の第1主面側に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に第2の絶縁膜を堆積する工程と、前記第2の絶縁膜上に第3の絶縁膜を堆積する工程と、前記第3の絶縁膜を堆積した後、フォトリソグラフィによりパターンニングしたレジストをマスクとして前記第3の絶縁膜,第2の絶縁膜,第1の絶縁膜を除去し、これらの加工面からなる第1のU字型の溝を形成する工程と、前記レジストを除去した後に前記第3の絶縁膜をマスクとして前記第1の単結晶シリコン半導体層と前記第2の単結晶シリコン半導体層とを貫通して前記第3の単結晶シリコン半導体層に至る第2のU字型の溝を形成する工程と、前記第3の絶縁膜を除去する工程と、前記第2のU字型の溝部にゲート酸化膜を形成した後、燐添加多結晶シリコン膜と第4の絶縁膜とを順次堆積する工程と、フォトリソグラフィによりパターンニングしたレジストをマスクとして前記第4の絶縁膜と前記燐添加多結晶シリコン膜とを除去する工程と、第5の絶縁膜を堆積する工程と、前記第5の絶縁膜を異方性エッチングにより除去し、前記燐添加多結晶シリコン膜および前記第4の絶縁膜の側面のみに前記第5の絶縁膜を残す工程と、前記第2の絶縁膜および第4の絶縁膜を除去した後、前記第1の絶縁膜を除去し、前記第1の単結晶シリコン半導体層および前記燐添加多結晶シリコン膜を露出させる工程と、表面が露出した前記第1の単結晶シリコン半導体層および前記燐添加多結晶シリコン膜上のみに金属または金属珪化物を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 29/784
, H01L 21/28 301
