半導体集積回路装置の製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：秋田収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平6-128923
公開番号（公開出願番号）：特開平7-335773
出願日： 1994年06月10日
公開日（公表日）： 1995年12月22日
要約：

【要約】【目的】 MISFET及びバイポーラトランジスタを同一基板上に有する半導体集積回路装置の動作速度の高速化を図る。【構成】 MISFET及びバイポーラトランジスタを有する半導体集積回路装置において、MISFETのソース領域、ドレイン領域の夫々の主面上にシリサイド層を形成する工程の前に、その主面が絶縁膜18で被覆されたエミッタ電極16を形成する工程を備える。

請求項（抜粋）：

MISFETとバイポーラトランジスタとを有する半導体集積回路装置の製造方法において、下記の工程(イ)乃至(チ)を備えたことを特徴とする半導体集積回路装置の製造方法。(イ)単結晶珪素からなる半導体基体の非活性領域の主面上に、この半導体基体の第1活性領域、第2活性領域の夫々の周囲を規定するフィールド絶縁膜を形成する工程、(ロ)前記半導体基体の第1活性領域の主面上にゲート絶縁膜を介在して第1多結晶珪素膜で形成されたゲート電極を形成する工程、(ハ)前記半導体基体の第2活性領域の主面に真性ベース領域である第1半導体領域を形成する工程、(ニ)前記半導体基体の第2活性領域の主面上に、第1不純物が導入された第2多結晶珪素膜で形成され、かつその主面上が第1絶縁膜で被覆されたエミッタ電極を形成する工程、(ホ)前記ゲート電極の側面及びエミッタ電極の側面を被覆するサイドウォールスペーサを形成する工程、(ヘ)前記フィールド絶縁膜、ゲート電極及びサイドウォールスペーサで周囲を規定された半導体基体の第1活性領域の主面に第2不純物を導入し、ソース領域及びドレイン領域である一対の第2半導体領域を形成すると共に、前記フィールド絶縁膜、エミッタ電極及びサイドウォールスペーサで周囲を規定された半導体基体の第2活性領域の主面に第3不純物を導入し、グラフトベース領域である第3半導体領域を形成する工程、(ト)前記ゲート電極、第2半導体領域、第3半導体領域の夫々の主面に前記サイドウォールスペーサに対して自己整合でシリサイド層を形成する工程。

IPC (2件)：

H01L 21/8249 , H01L 27/06

引用特許：

審査官引用 (10件)

特開平4-226035
ベース・エミッタ構造の製造方法及びBiCOMS回路の製造方法
公報種別：公開公報出願番号：特願平4-304734 出願人：ヒューレット・パッカード・カンパニー
特開平2-297959

全件表示

前のページに戻る