特許
J-GLOBAL ID：200903076280200800
並列処理シンドロ-ム計算回路及びリ-ド・ソロモン複合化回路
出願人/特許権者：
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平9-368781
公開番号（公開出願番号）：特開平11-196006
出願日： 1997年12月26日
公開日（公表日）： 1999年07月21日
要約：
【要約】【課題】高速動作可能なシンドローム多項式計算回路及びリードソロモン復号化回路の提供。【解決手段】高次の信号のI1,I2,I3が第1〜3ガロア体乗算回路に入力し乗数はS0,S1,S2,S3の各々で、a^6,a^9,a^12と^2,a^4,a^6,a^8とa,a^2,a^3,a^4となり該第1〜第3乗算回路出力とI4は排他論理和回路に入力しその出力はD-F/Fに入力し、その出力は第4ガロア体乗算回路とAND回路に入力し該第4乗算回路の乗数はS0,S1,S2,S3の各場合でa^4,a^8,a^12,a^16となり該第4乗算回路出力は排他論理和回路の第5入力に入力し、クロックはD-F/F及びカウンタに入力されカウンタ値はフレームパルスの入力でリセットしカウンタ値が0-4の間はL、5の時はHに変化しカウンタ出力はAND回路入力され、信号がHの時のみ、D-F/Fからの信号が出力される
請求項（抜粋）：
シンドロ-ム多項式計算回路におけるa^p(但し、^は巾乗を示す)のガロア体代入回路において、j個のガロア体掛け算回路と、(j+1)個の入力を持つ排他論理和回路と、D型フリップフロップと、セレクタ回路と、カウンタ回路とを備え、入力信号としてjブロックの時分割分離された信号が入力され、その内最初の1ブロックの信号は、前記排他論理和回路の第1の入力に入力され、第2ないし第jブロックの信号は、それぞれ第1ないし第(j-1)のガロア体掛け算回路に入力され、前記第1ないし第(j-1)のガロア体のかけ算回路の出力は、前記排他論理和回路の第2ないし第jの入力にそれぞれ入力され、前記排他論理和回路の出力はD型フリップフロップのデ-タ入力端に入力され、前記D型フリップフロップの出力は2分岐され、一つは第jのかけ算回路に入力され、他の一つは前記セレクタ回路の第1の入力端に入力され、前記第jのかけ算回路の出力は、前記排他論理和回路の第(j+1)の入力に入力され、入力されたクロック信号は、前記カウンタ及びD型フリップフロップのクロック端に入力され、前記セレクタの第2の入力端は論理0固定とされ、前記カウンタから出力される制御信号が前記セレクタ回路に選択制御信号として入力され、前記カウンタは1フレ-ムの信号入力をカウントし、1フレ-ムの信号の最後の入力時のカウンタ値の時、前記制御信号を論理1として出力し、前記セレクタ回路は、前記制御信号が論理0の時、第2の入力端を、論理1の時第1の入力端の信号を選択出力し、1フレ-ムの入力が入力された後、前記D型フリップフロップの出力及びカウンタ値はリセットされ、前記各ガロア体のかけ算回路は、ガロア体aのべき数がpないしjpで構成される、ことを特徴とするガロア体代入回路。
IPC (4件)：
FI (4件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved