特許
J-GLOBAL ID:200903076300438913

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 宮田 金雄 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-331940
公開番号(公開出願番号):特開平10-173050
出願日: 1996年12月12日
公開日(公表日): 1998年06月26日
要約:
【要約】【課題】 絶縁体の誘電率を低減すると同時に、当該絶縁体の吸湿性の増加を引き起こさない半導体装置を得る。【解決手段】 この半導体装置は、半導体基板1上に形成されたシリコン酸化膜2と、その上に形成された下層配線3と、下層配線3を覆うように形成され、その内部に複数のボイド8を有する層間絶縁膜7と、層間絶縁膜7を貫通し下層配線3表面に開口する接続孔6を介して、層間絶縁膜7上に形成された上層配線5とを備えているので、比誘電率の値の低いボイド8が形成されることにより、層間絶縁膜7の誘電率を全体として低くすることができ、そのため、信号遅延を抑制することができ、しかも、注入エネルギーの調節により、層間絶縁膜7の表面近傍におけるボイド8の形成を防止することができるので、吸湿性の増加を防止でき、かつ、表面の平坦性をも確保できる。
請求項(抜粋):
半導体基板上に形成された導電体と、上記導電体を覆い、表面が緻密な構造を有するとともに内部に複数のボイドを有する絶縁体とを備えた半導体装置。
IPC (3件):
H01L 21/768 ,  H01L 21/265 ,  H01L 21/316
FI (4件):
H01L 21/90 V ,  H01L 21/316 P ,  H01L 21/265 Y ,  H01L 21/265 Q
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る