位相保持方法とその位相保持回路

発明者：
出願人/特許権者：
代理人 (1件)：山下穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平10-055030
公開番号（公開出願番号）：特開平11-261415
出願日： 1998年03月06日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】定常状態時にサンプリングしたディジタルデータで、HOLDOVERの時間が長くなると、同期クロック源との位相差MTIEを小さくし、HOLDOVER時の位相変動を小さくして回路を簡易に、高速動作を可能とすることを課題とする。【解決手段】 SDH装置の同期源クロック信号を保持する位相保持方法において、定常状態の時に同期源クロック信号をサンプリングしていたディジタルデータを記憶手段に記憶し、クロック断を検出した時に該記憶手段のディジタルデータを選択し、該ディジタルデータに基いて電圧制御発振器の発振パルスを生成することを特徴とする。また、上記位相保持方法において、前記記憶手段のディジタルデータを前記同期源クロック信号と電圧制御発振器の発振パルスとを位相比較して得たデータによって加減算することを特徴とする

請求項（抜粋）：

SDH装置の同期源クロック信号を保持する位相保持方法において、定常状態の時に同期源クロック信号をサンプリングしていたディジタルデータを記憶手段に記憶し、クロック断を検出した時に該記憶手段のディジタルデータを選択し、該ディジタルデータに基いて電圧制御発振器の発振パルスを生成することを特徴とする位相保持方法。

引用特許：

審査官引用 (9件)

特開昭51-099961
特開昭52-025551
特開昭64-061120

全件表示

前のページに戻る