特許

J-GLOBAL ID：200903084325698297

ディジタルサンプリング型位相同期回路

発明者： 山本 晃二
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-042475
公開番号（公開出願番号）：特開平9-238070
出願日： 1996年02月29日
公開日（公表日）： 1997年09月09日
要約：

【要約】【課題】 ディジタルサンプリング型の位相同期回路では、ジッタを抑制するために電圧制御発振器と源信号との位相差信号をA/D変換するクロック周期を短くすると、消費電力の増大が生じる。【解決手段】 同期判定回路102が位相同期回路の同期状態を判定し、かつ範囲判定回路106において位相差データがある範囲内に入っている状態を判定したときに、A/D変換回路101によりディジタル化された1周期前と現在の位相差データを比較回路108において比較し、この比較結果に基づいて演算回路107で現在の位相差データに予め設定されたデータを加減算し、この加減算されたデータをD/A変換回路109でアナログ化して電圧制御発振器110の制御電圧とする。位相同期定常安定時の量子化誤差をがさくでき、A/D変換を行う際のクロック周期を短くすることなくジッタを抑圧し、かつ消費電力を低減することが可能となる。

請求項（抜粋）：

源信号と電圧制御発振器の出力信号の位相差を比較して位相差信号を出力する位相比較回路と、前記位相差信号をディジタルデータに変換するA/D変換回路と、このA/D変換回路からのディジタルデータをアナログデータに変換して前記電圧制御発振器の制御電圧とするA/D変換回路とを備えるディジタルサンプリング型位相同期回路において、位相同期回路が同期状態にあることを判定する同期判定回路と、前記ディジタルデータがある範囲内に入っていることを判定する範囲判定回路と、1周期前のディジタルデータと現在のディジタルデータを比較する比較回路と、この比較回路の比較結果に基づいて現在のディジタルデータに予め設定されたディジタルデータを加減算する演算回路と、この演算回路からのディジタルデータを前記A/D変換回路に入力することを特徴とするディジタルサンプリング型位相同期回路。

IPC (2件)：

H03L 7/06 ,  H03L 7/091

FI (2件)：

H03L 7/06 B ,  H03L 7/08 C

引用特許：

審査官引用 (3件)

• 特開昭53-079454
  
• 復調回路
  公報種別：公開公報   出願番号：特願平5-319384   出願人：富士通株式会社, 日本電信電話株式会社
• PLLの同期はずれ検出回路
  公報種別：公開公報   出願番号：特願平4-310685   出願人：富士通株式会社