スタンダードセル、半導体集積回路およびそのレイアウト方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：三好秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-269484
公開番号（公開出願番号）：特開2001-094054
出願日： 1999年09月22日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】実効セルサイズの縮小化を図り、半導体集積化回路の集積密度を向上できるスタンダードセルを提供する。【解決手段】半導体基板上に形成された複数のMOSトランジスタ1a,2a,3a,4aを含み、上下左右に隣接して半導体集積回路を構成するスタンダードセルである。電源電圧または接地電圧に接続されるMOSトランジスタ1a,2a,3a,4aのソース領域10a,10c,12a,18a,18c,18dを隣接するセル間で共有させることで実効的なセルサイズの縮小を図るものである。また、共有しない場合には、一方のセルのソース領域32,36を空き領域に配置し、セル間に跨るように配置することで実効的なセルサイズを縮小する。

請求項（抜粋）：

半導体基板上に形成された複数のMOSトランジスタを含み、上下左右に隣接して半導体集積回路を構成するスタンダードセルにおいて、所定の電位を供給する電源に接続され、隣接するセルとの境界線を超えて形成されたソース領域、および、前記セル境界線付近に形成され、前記隣接するセルが前記セル境界線を超えるソース領域を有する場合に、前記隣接するセルのソース領域を配置可能な空き領域の少なくともどちらか一方の領域を有することを特徴とするスタンダードセル。

IPC (4件)：

H01L 27/04 , H01L 21/822 , G06F 17/50 , H01L 21/82

FI (3件)：

H01L 27/04 A , G06F 15/60 658 A , H01L 21/82 B

Fターム (24件)：

5B046AA08 , 5B046BA05 , 5F038AV06 , 5F038CA02 , 5F038CA03 , 5F038CA05 , 5F038CA17 , 5F038EZ20 , 5F064AA04 , 5F064BB05 , 5F064CC12 , 5F064DD02 , 5F064DD05 , 5F064DD08 , 5F064DD09 , 5F064DD12 , 5F064DD18 , 5F064DD24 , 5F064EE02 , 5F064EE26 , 5F064EE27 , 5F064EE32 , 5F064EE36 , 5F064HH12

引用特許：

審査官引用 (10件)

特開平4-042560
特開平4-042560
特開平3-222457

全件表示

前のページに戻る