特許
J-GLOBAL ID：200903076615379230
定電圧発生回路
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-210852
公開番号（公開出願番号）：特開平11-053039
出願日： 1997年08月05日
公開日（公表日）： 1999年02月26日
要約：
【要約】【課題】 カレントミラーアンプの入力電圧を最適に設定するとともにチップ面積を増加さない定電圧発生回路を提供する。【解決手段】 レベルシフト回路17において、VREFをnチャネルMOSトランジスタ3のゲートのみで受けるようにし、流れる電流を大幅に減らすようにしたため、基準電位発生回路14の電流駆動能力を増加させる必要がなくチップ面積を削減できる。また、レベルシフト回路17からの出力電圧を、pチャネルMOSトランジスタ1、nチャネルMOSトランジスタ3、9のトランジスタ比で設定できるようにしたため、カレントミラーアンプ19を最適な動作点で動作させることができる。
請求項（抜粋）：
外部電源電圧から前記外部電源電圧より低い電圧である内部降圧電源電圧を生成する定電圧発生回路において、前記外部電源電圧から基準電位を生成する基準電位発生回路と、前記基準電位がベースに入力された第1のトランジスタと、前記第1のトランジスタのソースとグランドとの間に接続された第1の定電流源と、前記第1のトランジスタのドレインと前記外部電源電圧との間に設けられ前記外部電源電圧を降圧する第1の電圧降圧手段とから構成され、前記第1のトランジスタのドレインの電圧を出力電圧とする第1のレベルシフト回路と、前記内部降圧電源電圧がベースに入力され、ソースが前記第1の定電流源に接続された第2のトランジスタと、前記第2のトランジスタのドレインと前記外部電源電圧との間に設けられ前記外部電源電圧を降圧する第2の電圧降圧手段とから構成され、前記第2のトランジスタのドレインの電圧を出力電圧とする第2のレベルシフト回路と、第1および第2の入力端子を有し、前記第1のレベルシフト回路からの出力電圧を前記第1の入力端子に入力し、前記第2のレベルシフト回路からの出力電圧を前記第2の入力端子に入力し、前記第1の入力端子と前記第2の入力端子との間の電圧を差動増幅して出力するカレントミラーアンプと、前記カレントミラーアンプからの出力電圧がゲートに入力され、ソースに前記外部電源電圧が入力され、ドレインから前記内部降圧電源電圧を出力する第3のトランジスタとから構成されることを特徴とする定電圧発生回路。
IPC (6件)：
G05F 1/56 310
, G11C 11/407
, H01L 27/04
, H01L 21/822
, H01L 21/8234
, H01L 27/088
G05F 1/56 310 L
, G11C 11/34 354 F
, H01L 27/04 B
, H01L 27/08 102 J
