アクティブマトリクス基板およびその製法

発明者： , ,
出願人/特許権者： ,
代理人 (1件)：高田守
公報種別：公開公報
出願番号（国際出願番号）：特願平6-153621
公開番号（公開出願番号）：特開平8-022024
出願日： 1994年07月05日
公開日（公表日）： 1996年01月23日
要約：

【要約】【目的】アクティブマトリクス基板の各信号線をショートリングにより接続するとともに、ショートリングに接続されたアクティブマトリクス基板の状態で各信号線間のショートの有無などを検査することができるアクティブマトリクス基板を提供する。【構成】透明の絶縁基板上にマトリクス状に設けられたTFT1および該TFTのドレイン電極に接続された画素電極2と、前記TFTのゲート電極14に信号を供給する複数のゲート信号線4と、前記TFTのソース電極15に信号を供給し前記ゲート信号線と交差する複数のソース信号線5と、前記絶縁基板の周囲で前記各信号線を短絡するショートリング7とを少なくとも有するアクティブマトリクス基板であって、前記各信号線の入力端子部と前記ショートリングとのあいだに薄膜抵抗体6が設けられている。

請求項（抜粋）：

透明の絶縁基板上にマトリクス状に設けられた薄膜トランジスタおよび該薄膜トランジスタのドレイン電極に接続された画素電極と、前記薄膜トランジスタのゲート電極に信号を供給する複数のゲート信号線と、前記薄膜トランジスタのソース電極に信号を供給し前記ゲート信号線と交差する複数のソース信号線と、前記絶縁基板の周囲で前記各信号線を短絡するショートリングとを少なくとも有するアクティブマトリクス基板であって、前記各信号線の入力端子部と前記ショートリングとのあいだに抵抗値が10〜500kΩの薄膜抵抗体が設けられてなるアクティブマトリクス基板。

引用特許：

審査官引用 (11件)

特開平3-134628
特開平3-045926
薄膜デバイスの製造方法
公報種別：公開公報出願番号：特願平4-123074 出願人：株式会社日立製作所

全件表示

前のページに戻る