半導体集積回路の製造方法および構造

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-094677
公開番号（公開出願番号）：特開平5-315308
出願日： 1992年04月15日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】半導体集積回路の表面平坦化ポリッシングにおける平坦化のパターンサイズ依存性、基準面内加工量ばらつきおよび半導体集積回路の金属汚染を防止する。【構成】下地凸パターン2上のSiO2 膜3および金属のゲッタリング効果のあるBPSG膜4表面の凸部5以外の領域にポリッシング保護膜であるSi3 N4 膜6を形成し、Si3 N4 膜に対するBPSG膜の相対加工速度が大きいことを利用して、基板面内すべてのパターンサイズのBPSG膜表面凸部が平坦化されるまで、選択的に凸部をポリッシング除去する。BPSG膜表面の凸部5以外の領域はSi3 N4 膜6に保護されているため加工は進行しない。ポリッシング後、Si3 N4 膜6をエッチング除去して得られるBPSG膜表面は平坦になる。

請求項（抜粋）：

表面に凸部のある絶縁膜上の前記凸部以外の領域を、少なくとも前記絶縁膜よりもポリッシング速度が遅くしかも前記凸部の高さよりも薄いポリッシング保護膜で覆い、しかる後前記絶縁膜が前記ポリッシング保護膜よりもポリッシング速度が速いことを利用して、選択的に前記絶縁膜上の凸部を除去するポリッシング方法。

IPC (4件)：

H01L 21/304 321 , H01L 21/28 , H01L 21/283 , H01L 21/3205

引用特許：

審査官引用 (6件)

特開昭64-055845
特開昭63-251164
特開昭64-055845

全件表示

前のページに戻る