特許

J-GLOBAL ID：200903077098330524

高速、高帯域幅ランダム・アクセス・メモリ

発明者： ブライアン エル.ブラウン
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-351707
公開番号（公開出願番号）：特開平11-273335
出願日： 1998年12月10日
公開日（公表日）： 1999年10月08日
要約：

【要約】【課題】 高速、広帯域幅で書き込み及び後続読み出し動作を遂行するDRAMを提供する。【解決手段】 大域書き込みバス424及び大域読み出しバス426とは、関連した局所読み出し書き込み回路428a〜428nによって各メモリ・バンク402a〜402nに結合され、第1メモリ・バンク402aへの書き込み動作では、大域書き込みバス424上の入力データが、第1メモリ・バンクと関連した第1局所読み出し書き込み回路428aに保持され、その次に起こる第2メモリ・バンク402bへの読み出し動作では、データが第2局所読み出し書き込み回路422bを経由して第2メモリ・バンク402bから大域読み出しバス426へ出力され、同時に、第1局所読み出し書き込み回路428aは、それに保持した入力データを、例えば,第1メモリ・バンク402aに書き込みする。

請求項（抜粋）：

複数のメモリ・バンクと、複数の局所入出力バスであって、各局所入出力バスが前記メモリ・バンクの1つと関連している前記複数の局所入出力バスと、大域読み出しバスと、大域書き込みバスと、複数の局所読み出し書き込み回路であって、各局所読み出し書き込み回路が前記局所入出力バスの1つと関連している前記複数の局所読み出し書き込み回路と、前記関連した局所入出力バスに前記大域書き込みバスを結合する複数の書き込み経路であって、各書き込み経路が入力データ・ラッチを含む前記複数の書き込み経路と、前記大域読み出しバスに前記関連した局所入出力バスを結合する複数の読み出し経路とを含むランダム・アクセス・メモリ。

IPC (4件)：

G11C 7/00 312 ,  G06F 12/06 525 ,  G11C 11/407 ,  G11C 11/401

FI (4件)：

G11C 7/00 312 Z ,  G06F 12/06 525 B ,  G11C 11/34 362 S ,  G11C 11/34 362 H

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-298788   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社