特許
J-GLOBAL ID：200903077145461977
半導体記憶装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
政木 良文
公報種別：公開公報
出願番号（国際出願番号）：特願2008-089342
公開番号（公開出願番号）：特開2008-171564
出願日： 2008年03月31日
公開日（公表日）： 2008年07月24日
要約：
【課題】 クロスポイント型メモリアレイを有する半導体記憶装置に対し、読出し対象メモリセルの抵抗値に依存して変化するリーク電流の影響を考慮して読出しマージンの向上を図る。【解決手段】 選択行選択線を流れる電流を、選択メモリセルが高抵抗状態にある高抵抗メモリセルの選択行選択線を流れる電流がメモリセルアレイの非選択メモリセルの抵抗状態の分布パターンに依存して最大状態となる第1電流状態と、選択メモリセルが低抵抗状態にある低抵抗メモリセルの選択行選択線を流れる電流がメモリセルアレイの非選択メモリセルの抵抗状態の分布パターンに依存して最小状態となる第2電流状態の中間状態の電流と比較して、選択メモリセルの抵抗状態を検知するセンス回路を備え、第1電流状態を実現する第1リファレンス電流発生回路と第2電流状態を実現する第2リファレンス電流発生回路の夫々がメモリセルアレイと等価なリファレンスセルアレイを備える。【選択図】 図1
請求項（抜粋）：
電気抵抗の変化により情報を記憶する可変抵抗素子からなるメモリセルを行方向及び列方向に夫々複数配列し、行方向に延伸する複数の行選択線と列方向に延伸する複数の列選択線を備え、同一行の前記メモリセルの夫々が、前記可変抵抗素子の一端側を同じ前記行選択線に接続し、同一列の前記メモリセルの夫々が、前記可変抵抗素子の他端側を同じ前記列選択線に接続してなるメモリセルアレイを有する半導体記憶装置であって、
前記メモリセルアレイは、前記列選択線の夫々に、読出し選択時に所定の第1電圧を供給し、読出し非選択時に前記第1電圧と異なる第2電圧を供給する列読出し電圧供給回路を、前記行選択線の夫々に、読出し時に前記第2電圧を供給する行読出し電圧供給回路を備え、
読出し時において、選択された前記行選択線を流れる電流を、非選択の前記行選択線を流れる電流と分離して、選択された前記メモリセルの電気抵抗が高抵抗状態にある高抵抗メモリセルの読出し時において選択された前記行選択線を流れる電流が前記メモリセルアレイの他の非選択の前記メモリセルの電気抵抗状態の分布パターンに依存して最大状態となる第1電流状態と、選択された前記メモリセルの電気抵抗が低抵抗状態にある低抵抗メモリセルの読出し時において選択された前記行選択線を流れる電流が前記メモリセルアレイの他の非選択の前記メモリセルの電気抵抗状態の分布パターンに依存して最小状態となる第2電流状態の中間状態の電流と比較して、選択された前記メモリセルの電気抵抗状態を検知するセンス回路を備え、
前記第1電流状態を近似的に実現する第1リファレンス電流発生回路と、前記第2電流状態を近似的に実現する第2リファレンス電流発生回路の夫々は、前記メモリセルと同じ前記可変抵抗素子からなるリファレンスメモリセルを備えてなる前記メモリセルアレイと等価な構成のリファレンスメモリセルアレイと、前記列読出し電圧供給回路と等価な構成のリファレンス列読出し電圧供給回路と、前記行読出し電圧供給回路と等価な構成のリファレンス行読出し電圧供給回路と、を備え、
前記第1リファレンス電流発生回路の前記リファレンスメモリセルアレイにおける前記リファレンスメモリセルの電気抵抗状態の分布パターンは、選択された前記リファレンスメモリセルアレイの行選択線を流れる電流が前記第1電流状態となる第1分布パターンに設定され、
前記第2リファレンス電流発生回路の前記リファレンスメモリセルアレイにおける前記リファレンスメモリセルの電気抵抗状態の分布パターンは、選択された前記リファレンスメモリセルアレイの行選択線を流れる電流が前記第2電流状態となる第2分布パターンに設定されていることを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C13/00 A
, G11C11/15 150
