特許
J-GLOBAL ID:200903077217523336

表面型の加速度センサ及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 恩田 博宣
公報種別:公開公報
出願番号(国際出願番号):特願平7-031110
公開番号(公開出願番号):特開平8-228016
出願日: 1995年02月20日
公開日(公表日): 1996年09月03日
要約:
【要約】【目的】小型化することができ、かつ容易に実装することができる表面型の加速度センサを提供することを目的とする。【構成】半導体基板2はp型単結晶シリコン基板3と、シリコン基板3上に形成されたエピタキシャル層4とから構成され、表面側に凹部2aが形成される。その凹部2aには、エピタキシャル層4からなる支持柱6,梁7〜10及び四角形枠状のマス部11とからなる加速度検知部5が配置される。梁7〜10の上面には、拡散歪みゲージR1〜R12が所定の位置に配置され、各梁7〜10のたわみに応じた抵抗値に変化し、検出電圧Vx,Vy,Vzを出力する。また、半導体基板2上には信号処理回路部12が形成され、検出電圧Vx〜Vzを増幅し外部へ出力する。
請求項(抜粋):
単結晶シリコン基板(3,43)と、該シリコン基板(3,43)上に形成されたエピタキシャル層(4,44,45)とから構成された半導体基板(2,42)の表面側に形成した凹部(2a,42a)と、前記エピタキシャル層(4,44,45)からなり、凹部(2a,42a)内に変移可能に配置された枠状のマス部(11)と、前記エピタキシャル層(4,44,45)からなり、枠状のマス部(11)の内側に形成された支持柱(6)と、前記エピタキシャル層(4,44,45)からなり、前記マス部(11)と前記支持柱(6)との間に形成され、該マス部(11)を支持する梁(7〜10)と、前記梁(7〜10)の上面に形成された歪みゲージ(R1〜R12)とから構成された表面型の加速度センサ。
IPC (2件):
H01L 29/84 ,  G01P 15/12
FI (2件):
H01L 29/84 A ,  G01P 15/12
引用特許:
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る