特許
J-GLOBAL ID：200903077235641702

インダクタ及びその製造方法

発明者：
工藤 敬実

工藤 敬実 について

, 
川口 正彦

川口 正彦 について

, 
中田 泰弘

中田 泰弘 について


出願人/特許権者：
株式会社村田製作所

株式会社村田製作所 について


代理人 (1件)： 塚原 孝和
公報種別：公開公報
出願番号（国際出願番号）：特願2003-339660
公開番号（公開出願番号）：特開2005-109097
出願日： 2003年09月30日
公開日（公表日）： 2005年04月21日
要約：
【課題】 各層における配線パターンの多ターン化と多層化とを可能にして、高インダクタンス化と低直流抵抗化とを図ったインダクタ及びその製造方法を提供する。【解決手段】 インダクタ1を、積層体2と端子電極3-1,3-2とで構成する。積層体2は、絶縁層40〜44と配線パターン50〜53とを交互に積層した構造になっている。具体的には、絶縁層40(41〜43)の上に感光性電極ペーストを塗布し、フォトリソグラフィ法で、露光、現像することにより、配線パターン50(51〜53)を形成する共に、配線パターン50(51,52)の上に感光性絶縁ペーストを塗布し、フォトリソグラフィ法で、露光、現像することにより、ビアホール41a(42a,43a)を有した絶縁層41(42〜43)を形成する。そして、最上位の配線パターン53を絶縁層44で覆って保護する。【選択図】図1
請求項（抜粋）：
最下位の絶縁層の上に配線パターンと他の絶縁層とを交互に積層し且つ上記他の絶縁層に設けたビアホールにより当該他の絶縁層の上あるいは下あるいは上,下に位置する配線パターンを接続して一のコイル体を形成した積層体と、この積層体の両側面に設けられ且つ上記一のコイル体の両端にそれぞれ接触する一対の端子電極とを具備するインダクタであって、 上記他の絶縁層は、絶縁ペーストを上記他の絶縁層の下に位置する配線パターン上に塗布して形成したものであり、 上記各配線パターンは、最上位の絶縁層を除く他の絶縁層の上に感光性電極ペーストを塗布し、フォトリソグラフィ法により露光及び現像することで形成したものである、 ことを特徴とするインダクタ。
IPC (3件)：
H01F17/00 ,  H01F27/29 ,  H01F41/04
FI (3件)：
H01F17/00 D ,  H01F41/04 C ,  H01F15/10 B
Fターム (6件)：
5E062DD04 ,  5E070AA01 ,  5E070AB04 ,  5E070BA01 ,  5E070CB02 ,  5E070CB13
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM