特許
J-GLOBAL ID:200903077440553395
半導体素子の搭載方法及びそのシステム、半導体素子分離装置並びにICカードの製造方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
高橋 明夫 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-227052
公開番号(公開出願番号):特開平11-150133
出願日: 1998年08月11日
公開日(公表日): 1999年06月02日
要約:
【要約】 (修正有)【課題】薄肉の半導体ウエハを粘着シートに貼付けた状態で、半導体素子の単位に切断し、該半導体素子群を各半導体素子に傷つけることなく、しかも割ることなく高速で粘着シートから剥がし、剥がされた半導体素子群から所定の単位で順次搬送し、各半導体素子を被搭載基板に搭載して実装し、高品質の製品を製造することができるようにした半導体素子の搭載方法及びそのシステム並びにICカードの製造方法を提供する。【解決手段】半導体ウエハの状態で粘着シートに貼付けられ、半導体素子単位に切断された対象物において、粘着シートから剥がす分離手段100と、該半導体素子群を半導体素子毎に搭載位置へ搬送する搬送手段200と、該半導体素子に形成された電極と被搭載基板上に形成された電極とを相対的に位置決めして半導体素子を基板上に搭載する搭載手段300とを有する。
請求項(抜粋):
半導体ウエハの状態で粘着シートに貼付けられ、半導体素子単位に切断された対象物に対して、半導体素子群を上記粘着シートから剥がす分離手段と、該分離手段で粘着シートから剥がされた半導体素子群を順次搭載位置へ搬送する搬送手段と、該搬送手段によって搬送されてきた半導体素子に形成された電極と被搭載基板上に形成された電極とを相対的に位置決めして上記半導体素子を被搭載基板上に搭載する搭載手段とを有することを特徴とする半導体素子の搭載システム。
IPC (5件):
H01L 21/50
, G06K 19/077
, H01L 21/52
, H01L 21/68
, H01L 21/301
FI (6件):
H01L 21/50 C
, H01L 21/50 F
, H01L 21/52 F
, H01L 21/68 E
, G06K 19/00 K
, H01L 21/78 Y
引用特許:
審査官引用 (8件)
-
特開昭52-027352
-
特開昭59-072145
-
特開昭64-061027
-
特開昭52-027352
-
特開昭59-072145
-
特開昭64-061027
-
特開平3-283545
-
半導体ウェーハの剥離分類装置
公報種別:公開公報
出願番号:特願平5-082822
出願人:三菱マテリアルシリコン株式会社, 三菱マテリアル株式会社
全件表示
前のページに戻る