半導体デバイス製造方法

発明者： , , ,
出願人/特許権者： , ,
代理人 (1件)：村上友一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-145486
公開番号（公開出願番号）：特開平7-335898
出願日： 1994年06月03日
公開日（公表日）： 1995年12月22日
要約：

【要約】【目的】インバータの動作速度を低下させることがなく、かつドレイン電流が低下しないような半導体デバイス、あるいは高耐圧デバイスと低耐圧デバイスを同一基板に混載可能とする製造方法を提供する。【構成】 SIMOX基板1に特定電極を酸化遮蔽するマスクパターン3を形成して高温酸化処理を施し、埋め込み酸化膜2を局部的に厚膜化してエリア4を形成する。次に、基板表面の酸化膜を除去し、LOCOS分離を行った上、前記埋め込み酸化膜2またはエリア4の上にソースSおよびドレーンDを対応させてMOS・FETを形成する。埋め込み酸化膜厚が寄生容量が問題となる電極部分のみ厚くなっているため、インバータの動作速度はそれ程低下せず、平均的な埋め込み酸化膜厚を小さくできるため負荷抵抗によるドレイン電流低下の問題を改善できる。また、埋め込み酸化膜2の膜厚をデバイス毎に調整できるため、耐圧強度の異なる複数のデバイスを混載することもできる。

請求項（抜粋）：

単結晶シリコン基板に酸素イオンを打ち込み注入した後、不活性ガス雰囲気中で高温熱処理するアニール処理を行うことにより埋め込み酸化膜を形成し、表面層に基板と絶縁分離された単結晶シリコン層(表面シリコン層)を形成したSIMOX基板上に半導体デバイスを形成する製造方法において、前記SIMOX基板の表面シリコン層に形成すべき1つまたは複数個の半導体デバイスの特定領域に対応して予め酸化遮蔽マスクを形成し、この遮蔽マスクを介して当該基板を酸素雰囲気中において1150°C以上で高温酸化処理を行うことにより前記マスク遮蔽領域以外の領域に対応する埋め込み酸化膜を部分的に厚膜成長させた後、埋め込み酸化膜を厚膜化した部分上の表面シリコン層をソースまたはドレインとすることを特徴とする半導体デバイス製造方法。

IPC (3件)：

H01L 29/786 , H01L 21/76 , H01L 27/12

FI (2件)：

H01L 29/78 311 R , H01L 21/76 R

前のページに戻る