特許

J-GLOBAL ID：200903077466700132

半導体装置およびその作製方法

発明者： 小川 裕之 ,  冨安 一秀 ,  河崎 律子 ,  北角 英人 ,  笠原 健司 ,  山崎 舜平
出願人/特許権者： シャープ株式会社 ,  株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願2000-118683
公開番号（公開出願番号）：特開2001-007343
出願日： 2000年04月19日
公開日（公表日）： 2001年01月12日
要約：

【要約】【課題】 制御回路と画素マトリクス回路を有する半導体装置の各回路に配置されるTFTの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させることを目的とする。【解決手段】 制御回路のnチャネル型TFTには少なくともゲート電極とオーバーラップするLDD領域を設け、画素マトリクス回路のnチャネル型TFTにもLDD領域を設け、その両者のLDD領域の濃度を異ならせた構成とすることにより最適な回路動作を得る。

請求項（抜粋）：

同一の基板上に画素部と該画素部の周辺に設けられた駆動回路とを有する半導体装置において、前記画素部と前記駆動回路とは、活性層と、該活性層に設けられたLDD領域と、該活性層と前記基板との間に設けられたゲート絶縁膜と、該ゲート絶縁膜と前記基板との間に設けられたゲート電極とを有するnチャネル型TFTを少なくとも備え、前記画素部のnチャネル型TFTのLDD領域は、少なくとも一部または全部が、該画素部のnチャネル型TFTのゲート電極と重なるように配置され、前記駆動回路のnチャネル型TFTのLDD領域は、該駆動回路のnチャネル型TFTのゲート電極と重なるように配置され、前記駆動回路のnチャネル型TFTのLDD領域には、前記画素部のnチャネル型TFTのLDD領域よりも高い濃度でn型を付与する不純物元素が含まれることを特徴とする半導体装置。

IPC (6件)：

H01L 29/786 ,  G02F 1/1368 ,  G09F 9/00 346 ,  G09F 9/30 338 ,  G09F 9/35 ,  H01L 21/336

FI (6件)：

H01L 29/78 612 B ,  G09F 9/00 346 A ,  G09F 9/30 338 ,  G09F 9/35 ,  G02F 1/136 500 ,  H01L 29/78 616 A

引用特許：

審査官引用 (4件)

• 表示用薄膜半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-355285   出願人：ソニー株式会社
• 薄膜トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願平7-212716   出願人：ソニー株式会社
• 半導体装置およびその作製方法
  公報種別：公開公報   出願番号：特願平9-273444   出願人：株式会社半導体エネルギー研究所
• 半導体装置およびその作製方法
  公報種別：公開公報   出願番号：特願2000-101787   出願人：株式会社半導体エネルギー研究所